1. ESD基础概念：静电放电的物理机制、芯片级失效模式与威胁等级

各位工程师朋友，咱们今天聊聊ESD。说实话，我刚入行那会儿，觉得ESD就是个「玄学」——明明设计时跑仿真都好好的，流片回来一测，某些引脚就是莫名其妙挂了。后来踩的坑多了，才明白ESD其实是门实实在在的物理课。

1.1 静电放电（ESD）的物理机制

静电放电，说白了就是电荷在短时间内快速转移的过程。你想想看，当你穿着化纤衣服走过地毯，再去摸门把手时「啪」的那一下，就是典型的ESD事件。但在芯片世界里，这个过程的能量密度要高得多。

ESD的物理本质可以归纳为三个关键阶段：

• 电荷积累：摩擦起电或感应起电，让物体表面带上几千甚至上万伏的电压。我见过最夸张的一次，在干燥的北方冬天，人体带电轻松超过15kV。
• 击穿导通：当电势差超过介质的击穿阈值，空气或绝缘层被瞬间电离，形成导电通道。这个时间有多快？纳秒级。
• 电流泄放：积累的电荷通过导电通道快速释放，峰值电流可达几十安培。嗯，这里要注意——芯片内部金属线宽才几微米，扛得住这么大的电流吗？显然扛不住。

常见的ESD放电模型有三种，我习惯用这张表来对比：

模型	来源	上升时间	峰值电流（2kV时）	能量
人体模型（HBM）	人体接触芯片	2~10ns	~1.33A	中等
机器模型（MM）	金属工具接触	5~30ns	~3.75A	较高
充电器件模型（CDM）	芯片自身带电后对地放电	<1ns	~10A以上	极高

我个人最怕的是CDM事件。为什么？因为它的上升时间极短，能量集中在极短时间内释放，对栅氧化层的破坏力是毁灭性的。我在项目中遇到过一颗0.18μm工艺的芯片，HBM能过4kV，但CDM连500V都扛不住——最后查出来是电源域隔离没做好。

1.2 芯片级ESD失效模式

芯片被ESD打坏，通常不是立即烧成焦炭，而是出现各种「慢性病」。我总结了几种最常见的失效模式：

1.2.1 栅氧化层击穿

这是最经典的失效模式。当ESD脉冲施加到栅极上，栅氧化层承受的电场强度超过其本征击穿场强（通常SiO₂约10MV/cm），就会发生不可逆的击穿。你想想看，一个1.8V的器件，栅氧厚度才4nm左右，ESD电压几千伏直接加在上面——不坏才怪。

典型表现：漏电流增大，阈值电压漂移，严重时栅极和沟道直接短路。

1.2.2 金属互连熔断

ESD电流通过金属走线时，会产生焦耳热。如果电流密度超过金属的电迁移阈值（铝约1×10⁶ A/cm²，铜约5×10⁶ A/cm²），金属就会熔化甚至气化。我记得有一次分析失效芯片，用红外显微镜一看，VDD到VSS的电源线上有个明显的熔球——那就是ESD电流硬生生把铝线烧断了。

1.2.3 结烧毁与热二次击穿

PN结在反向偏置下承受ESD电流时，局部温度会急剧升高。当温度达到硅的本征温度（约250°C）时，本征载流子浓度超过掺杂浓度，PN结失去整流特性，电流瞬间集中到一个小区域——这就是热二次击穿。说白了，就是硅材料被「烧穿」了。

1.3 ESD对集成电路的威胁等级划分

不同应用场景对ESD的敏感度不同。我习惯把威胁等级分为三级，这样在设计保护结构时能快速决策：

1. 一级威胁（致命级）：直接导致芯片功能丧失或物理损坏。比如栅氧击穿、金属熔断。这类失效一旦发生，芯片基本报废。
2. 二级威胁（潜在损伤级）：芯片功能暂时正常，但性能参数已退化。比如漏电流增大、噪声系数恶化、时序裕量减小。这类失效最坑人——出厂测试能过，但用几个月就挂了。
3. 三级威胁（可靠性降级）：芯片功能完全正常，但长期可靠性下降。比如氧化层陷阱增多、界面态密度升高，导致热载流子注入（HCI）寿命缩短。

你想想看，一级威胁好办——坏了就坏了，换一颗。但二级和三级威胁才是真正的「定时炸弹」。我在做车规芯片时，客户要求零失效，所以对潜在损伤的容忍度是零。

知识体系总览

下面这张图是我梳理的本章核心逻辑，方便你快速建立整体认知：

这张图把本章的三个核心模块串起来了。从上往下看，物理机制是「因」，失效模式是「果」，威胁等级则是「评估标准」。搞懂了这三者的关系，你就能在芯片设计初期判断：这个引脚该用多强的保护结构。

---

公众号:蓝海资料掘金营，微信deep3321