第4章二极管型ESD结构

4、二极管型ESD结构：P+/N阱二极管、N+/P衬底二极管、齐纳二极管、二极管串的选型与设计要点

二极管型ESD结构，说白了就是利用PN结的反向击穿特性来泄放电流。这是最基础、最常用的片上ESD防护器件。我做了十几年ESD设计，打交道最多的就是它。你想想看，一个简单的PN结，用好了能扛住几kV的静电，用不好可能连几百V都扛不住。这里面的门道，我今天跟你好好聊聊。

这种结构在CMOS工艺里最常见。P+注入在N阱里，形成一个PN结。正向导通时，电流从P+流向N阱；反向击穿时，N阱接高电位，P+接地。

核心特点：

我个人习惯把P+/N阱二极管用在电源到I/O的钳位路径上。为什么？因为它的正向特性好，导通电阻小。我在一个28nm的项目里遇到过，I/O口需要扛2kV HBM，用这个结构，面积只占了30μm×30μm，实测余量还很大。

设计要点：

这个结构正好反过来。N+注入在P衬底里，形成PN结。它通常用在I/O到地的路径上，或者作为电源到地的反向二极管。

嗯，这里要注意。N+/P衬底二极管的击穿电压一般比P+/N阱高，因为P衬底的掺杂浓度通常比N阱低。我记得有一次，一个同事把这两种二极管混用，结果发现N+/P衬底的击穿电压比预期高了3V，导致整个ESD窗口出了问题。后来我们重新调整了版图布局才解决。

避坑指南：

齐纳二极管，说白了就是利用重掺杂PN结的齐纳击穿效应。它的击穿电压可以做得很低，一般在2-5V之间。这在低压工艺里特别有用。

你想想看，现在很多芯片的工作电压只有1.2V甚至0.9V，普通的PN结击穿电压在6V以上，根本保护不了内部电路。这时候齐纳二极管就派上用场了。

齐纳二极管的优势：

我在一个0.18μm BCD工艺的项目里用过齐纳二极管做ESD保护。当时需要保护一个1.8V的模拟输入引脚，普通二极管击穿电压太高，齐纳二极管正好合适。实测TLP曲线非常漂亮，击穿电压稳定在2.2V，导通电阻只有0.5Ω。

设计要点：

二极管串，就是把多个二极管串联起来。为什么要这么做？因为有时候我们需要一个更高的触发电压，或者需要更精确的电压钳位。

举个例子，一个3.3V的I/O口，如果用单个二极管，击穿电压只有0.7V，根本起不到保护作用。串联3个二极管，正向导通电压就变成了2.1V，再加上一些余量，刚好能保护3.3V的电路。

二极管串的应用场景：

我记得有一次，一个5V的电源域需要ESD保护。单个二极管击穿电压太低，齐纳二极管又找不到合适的。最后用了4个二极管串联，正向导通电压约2.8V，反向击穿电压约24V，完美匹配了5V的工作电压范围。

避坑指南：

我曾经遇到过二极管串中某个二极管先击穿，导致整个串失效的问题。原因是版图布局不均匀，电流集中在一个二极管上。后来我采用了交叉指状布局，让每个二极管的电流路径对称，问题就解决了。
二极管串的寄生电容会累加，高速信号路径上要慎用。
注意温度效应，高温下每个二极管的导通电压会下降，整体钳位电压会漂移。

说了这么多，到底怎么选？我整理了一个表格，方便你对照参考。

结构类型	击穿电压范围	正向导通电压	寄生电容	适用场景
P+/N阱二极管	6-12V	~0.7V	低	高速I/O、电源钳位
N+/P衬底二极管	8-15V	~0.7V	中	I/O到地、电源到地
齐纳二极管	2-5V	~0.7V	低	低压工艺、精确钳位
二极管串	可调（串联个数决定）	N×0.7V	高	高压I/O、多电源域

选型的时候，我建议你遵循这几个原则：

其实，二极管型ESD结构虽然简单，但用好了能解决大部分ESD问题。我见过很多新手一上来就想着用复杂的SCR结构，结果问题没解决，反而引入了闩锁风险。从二极管开始，稳扎稳打，才是正道。

最后说一句： 二极管型ESD结构虽然基础，但千万别小看它。我见过太多因为二极管选型不当导致流片失败的案例。记住，ESD设计没有银弹，选对结构、做好版图、留足余量，才是王道。