2、ESD测试模型：人体模型（HBM）、机器模型（MM）、充电器件模型（CDM）、IEC 61000-4-2标准解读
各位工程师朋友，咱们今天聊聊ESD测试模型。说实话，这玩意儿是芯片防护的根基。你设计的ESD结构到底行不行？不是靠嘴说，得靠这些模型来验证。
我入行那会儿，有个老前辈跟我说过一句话，我一直记着：「不懂测试模型，你做的ESD就是盲人摸象。」这么多年下来，我深以为然。每个模型模拟的场景不同，你选错了模型，流片回来可能就得哭。
2.1 人体模型（HBM）—— 最经典的静电放电模型
人体模型，英文叫Human Body Model，简称HBM。说白了，就是模拟一个带电的人去摸芯片引脚。你想想看，冬天你穿着毛衣去开门，手碰到门把手那一瞬间的「啪」一下，就是典型的HBM放电。
HBM的核心参数：
- 等效电容：100 pF
- 等效电阻：1500 Ω
- 放电上升时间：2 ~ 10 ns
- 放电持续时间：约 150 ns
这个模型怎么来的？嗯，其实是上世纪70年代，军方和工业界发现芯片在组装过程中经常被人体静电打坏，于是大家坐下来商量，定了个标准。现在主流标准是JEDEC的JS-001和MIL-STD-883。
HBM的防护等级（按JEDEC标准）：
| 等级 | 耐压范围 | 典型应用场景 |
|---|---|---|
| Class 0 | < 250 V | 极敏感器件，需特殊防护 |
| Class 1A | 250 V ~ 500 V | 部分射频芯片 |
| Class 1B | 500 V ~ 1000 V | 普通消费类芯片 |
| Class 1C | 1000 V ~ 2000 V | 工业级芯片 |
| Class 2 | 2000 V ~ 4000 V | 车规级芯片 |
| Class 3A | 4000 V ~ 8000 V | 高可靠性应用 |
| Class 3B | ≥ 8000 V | 军工/航天级 |
我个人习惯，做消费类芯片时，HBM至少做到2 kV。为什么？因为工厂的静电防护水平参差不齐，留点余量总没错。我曾经遇到过一个项目，客户要求HBM 1 kV，结果量产时工厂静电控制不好，良率掉了5个点。后来改到2 kV，问题就解决了。
小技巧：HBM测试时，每个引脚组合都要测。正负极性各打3次，间隔至少1秒。别偷懒，我见过有人只测了电源对地，结果IO对IO的失效没抓到，流片回来傻眼了。
2.2 机器模型（MM）—— 现在用得少了，但别完全忽略
机器模型，Machine Model，简称MM。它模拟的是自动化设备（比如机械臂、测试夹具）对芯片放电的场景。跟HBM比，MM的电阻小得多，所以电流更大，破坏力更强。
MM的核心参数：
- 等效电容：200 pF
- 等效电阻：0 Ω（理想情况，实际约几欧姆）
- 放电上升时间：< 5 ns
- 放电持续时间：约 80 ns
你看，电阻是0，这意味着电流不受限制。同样2000 V的电压，HBM的峰值电流约1.33 A，而MM的峰值电流可以到十几安培。所以MM的失效模式往往是金属熔融、接触孔烧毁这类热效应。
注意：JEDEC已经在2016年取消了MM标准（JESD22-A115C被废止）。但别高兴太早，很多车规客户和军工客户仍然在要求MM测试。我个人建议，如果你的芯片要过车规，MM至少做到200 V以上。
我记得有一次，一个做手机芯片的团队来找我，说他们的芯片HBM 4 kV过了，但MM 100 V都扛不住。我一看版图，发现他们用的ESD器件寄生电阻太大，电流一上来就烧。后来换了低阻的SCR结构，MM做到了400 V。所以你看，HBM过了不代表MM能过，两个模型考察的点不一样。
2.3 充电器件模型（CDM）—— 最容易被忽视的杀手
充电器件模型，Charged Device Model，简称CDM。这个模型模拟的是芯片本身带电，然后通过引脚对地放电。你想想，芯片在塑料管里运输时，摩擦起电，芯片自己就带上了电荷。然后一碰到接地的工作台，啪，放电了。
CDM的核心参数：
- 等效电容：取决于芯片封装大小（通常6 ~ 20 pF）
- 等效电阻：非常小（< 10 Ω）
- 放电上升时间：< 400 ps（极快！）
- 放电持续时间：约 1 ~ 2 ns
CDM的上升时间不到400皮秒，这是什么概念？光在1 ns内只能走30 cm。这么快的瞬态，芯片内部的寄生电感和电容都会起作用。所以CDM失效往往发生在芯片内部，而不是IO口。
CDM防护等级（按JEDEC JESD22-C101）：
| 等级 | 耐压范围 | 说明 |
|---|---|---|
| C0 | < 125 V | 极敏感，需特殊工艺 |
| C1 | 125 V ~ 250 V | 普通消费类 |
| C2 | 250 V ~ 500 V | 工业级 |
| C3 | 500 V ~ 1000 V | 车规/高可靠 |
做CDM防护，我个人觉得最头疼的是内部节点。IO口有ESD器件保护，但内部反相器、触发器的节点呢？CDM放电时，电流会通过电源网络耦合到内部，把栅氧化层击穿。我曾经调试过一个芯片，CDM 250 V就挂了，查了两个月，最后发现是内部一个NAND门的输入走线太长，寄生电感产生了过冲电压。
避坑指南：CDM设计时，注意以下几点：
- 所有IO口到电源/地的距离尽量短
- 内部关键节点加钳位二极管
- 电源网络要足够宽，降低寄生电感
- 使用CDM专用的ESD测试芯片（俗称「testkey」）提前验证
2.4 IEC 61000-4-2标准—— 系统级的ESD考验
前面讲的HBM、MM、CDM都是芯片级的。但芯片最终要装到系统里，系统级的ESD防护怎么办？这时候就要看IEC 61000-4-2标准了。
IEC 61000-4-2是国际电工委员会制定的系统级ESD抗扰度标准。它模拟的是人体通过金属物体（比如螺丝刀）对设备放电的场景。这个标准的电压等级更高，电流更大，波形也更严苛。
IEC 61000-4-2的核心参数：
- 等效电容：150 pF
- 等效电阻：330 Ω
- 放电上升时间：0.7 ~ 1 ns
- 峰值电流：在8 kV时约30 A
你看，同样8 kV，IEC的峰值电流是30 A，而HBM只有5.3 A。所以系统级ESD的破坏力比芯片级大得多。
IEC 61000-4-2的测试等级：
| 等级 | 接触放电 | 空气放电 | 典型应用 |
|---|---|---|---|
| 1 | 2 kV | 2 kV | 低敏感环境 |
| 2 | 4 kV | 4 kV | 普通消费电子 |
| 3 | 6 kV | 8 kV | 工业设备 |
| 4 | 8 kV | 15 kV | 高可靠/户外设备 |
做系统级ESD防护，我有个经验：芯片级ESD和系统级ESD要分开考虑。芯片级ESD（HBM/CDM）保护的是芯片本身在制造和组装过程中不被损坏。而系统级ESD（IEC 61000-4-2）保护的是设备在用户使用时不被打死或死机。
举个例子，你手机上的USB口，如果只靠芯片内部的ESD结构，IEC 8 kV接触放电肯定扛不住。必须在PCB上加TVS管或者压敏电阻。我见过不少工程师把芯片级的HBM 8 kV当成系统级的防护能力，结果产品做出来，一打ESD就重启。
重要提醒：芯片级ESD和系统级ESD的波形不同，防护策略也不同。芯片级追求的是低漏电、快响应；系统级追求的是大电流泄放、低钳位电压。别混为一谈。
2.5 四种模型的对比总结
说了这么多，咱们用一张表来对比一下这四种模型：
| 参数 | HBM | MM | CDM | IEC 61000-4-2 |
|---|---|---|---|---|
| 电容 | 100 pF | 200 pF | 6~20 pF | 150 pF |
| 电阻 | 1500 Ω | 0 Ω | < 10 Ω | 330 Ω |
| 上升时间 | 2~10 ns | < 5 ns | < 400 ps | 0.7~1 ns |
| 峰值电流（2 kV） | ~1.33 A | ~10 A | ~15 A | ~7.5 A |
| 应用场景 | 人体接触 | 机器接触 | 芯片自充电 | 系统级防护 |
| 标准组织 | JEDEC/MIL | JEDEC（已废止） | JEDEC | IEC |
下面这张图是我自己整理的ESD测试模型知识体系，方便你理解它们之间的关系：
最后说一句，做ESD设计，不能只看一个模型。HBM、CDM、IEC 61000-4-2，这三个是现在的主流，每个都要吃透。MM虽然标准废止了，但如果你做车规或者军工，还是得关注。
好了，这一章的内容就到这儿。记住，测试模型是你和芯片之间的「沟通语言」。不懂这些模型，你做的ESD结构就是瞎蒙。下一章咱们聊聊ESD器件的基本原理，把基础打牢。
公众号:蓝海资料掘金营，微信deep3321