2、CMOS工艺平台基础：CMOS制造流程简介、关键工艺模块（光刻、刻蚀、沉积、CMP）、CMOS工艺设计套件（PDK）概念
各位好，我是做硅光工艺整合的。今天咱们聊聊CMOS工艺平台的基础。说实话，很多做硅光的朋友一开始都搞不清——我们到底在CMOS线上做什么？为什么非得用CMOS产线？
嗯，这得从CMOS制造流程说起。我刚开始接触这行时，也觉得CMOS工艺就是个黑盒子。后来在产线上泡了几年，才慢慢摸清门道。
2.1 CMOS制造流程简介
CMOS制造，说白了就是在硅片上层层堆叠、刻出图形、做出晶体管。整个流程可以概括为四个字：沉积、光刻、刻蚀、清洗。这四个动作反复循环，直到芯片做完。
我习惯把CMOS流程分成三大阶段：
- 前端工艺（FEOL）：做晶体管。包括阱注入、栅氧化层、多晶硅栅、源漏注入等。这一步决定了器件的电学性能。
- 中端工艺（MOL）：做接触孔。把晶体管和金属线连起来。这一步容易出问题，我踩过不少坑。
- 后端工艺（BEOL）：做金属互连。一层层金属线堆上去，最后做钝化层保护。
你想想看，硅光芯片其实只用了BEOL的部分工艺，再加上一些特殊的光波导层。但为什么还要走完整流程？因为要借用CMOS的精度和良率控制。
核心观点：硅光工艺不是重新发明轮子，而是把CMOS已有的工艺模块拿来，针对光波导、耦合器等结构做适配。
2.2 关键工艺模块
下面我逐个说说四个关键工艺模块。每个模块我都做过大量实验，有些教训至今记忆犹新。
2.2.1 光刻
光刻是CMOS工艺的"画图"步骤。把设计好的图形转移到硅片上的光刻胶里。说白了，就是照相——掩模版是底片，光刻胶是相纸。
光刻的关键参数有三个：
- 分辨率：能做出多细的线条。硅光一般不需要太细，几百纳米就够了。
- 套刻精度：前后两层图形对得准不准。这个对硅光很重要，光波导错位一点，损耗就上去了。
- 线宽均匀性：同一片晶圆上，不同位置的线条宽度是否一致。
我记得有一次做多模干涉耦合器（MMI），因为光刻机的套刻精度漂移了5nm，结果分光比完全不对。后来花了三天排查，才发现是光刻机该做校准了。
个人经验：硅光对光刻的要求和CMOS不太一样。CMOS追求线宽越来越小，硅光更关注侧壁光滑度和套刻精度。所以选光刻机时，别一味追求先进节点。
2.2.2 刻蚀
刻蚀是把光刻胶上的图形转移到下面的材料层。硅光最常用的是硅刻蚀和二氧化硅刻蚀。
刻蚀分两种：
- 干法刻蚀：用等离子体轰击。各向异性好，侧壁垂直。硅光波导主要用这个。
- 湿法刻蚀：用化学溶液腐蚀。各向同性，容易钻蚀。一般只用于清洗和牺牲层释放。
干法刻蚀有个头疼的问题——侧壁粗糙度。光波导侧壁如果太粗糙，光散射损耗会很大。我曾经做过一组对比实验：粗糙度从5nm降到1nm，波导损耗从3dB/cm降到了0.5dB/cm。差距非常大。
避坑指南：我曾经遇到过刻蚀速率不均匀的问题。晶圆中心刻得快，边缘刻得慢。后来发现是气体分布盘堵了。所以定期做刻蚀速率均匀性测试，非常有必要。
2.2.3 沉积
沉积是在硅片上生长薄膜。硅光常用的沉积方法有：
| 沉积方法 | 材料 | 特点 | 硅光应用 |
|---|---|---|---|
| PECVD | SiO₂、SiN | 温度低、速率快 | 上包层、波导 |
| LPCVD | 多晶硅、Si₃N₄ | 质量好、均匀性高 | 波导芯层 |
| PVD | 金属（Al、TiN） | 纯度高 | 电极、反射镜 |
| ALD | 高k介质 | 原子级精度 | 调制器介质层 |
我个人习惯用LPCVD做硅波导的上包层。虽然温度高（700°C以上），但薄膜致密，应力可控。PECVD虽然方便，但薄膜含氢多，容易引起光吸收。
2.2.4 CMP（化学机械抛光）
CMP是CMOS工艺里最"暴力"的步骤——用化学腐蚀加机械研磨，把表面磨平。硅光里CMP主要用在两个地方：
- 波导平坦化：刻蚀完波导后，表面凹凸不平，需要CMP磨平再做上层。
- 键合前处理：晶圆键合前，表面粗糙度要控制在1nm以下。
CMP的难点在于选择性。不同材料磨得不一样快。硅和二氧化硅的研磨速率比大概在1:1.5到1:2之间。如果波导区域有硅有二氧化硅，CMP后会出现"碟形凹陷"。
关键数据：硅光波导的CMP后，表面粗糙度通常要求Ra < 0.5nm。这个指标比CMOS的金属CMP严格得多。
2.3 CMOS工艺设计套件（PDK）概念
PDK，全称Process Design Kit。说白了，就是晶圆厂给设计师的一本"说明书"加"工具包"。
PDK里包含什么？我列一下：
- 器件模型：比如MOS管的SPICE模型，硅光波导的S参数模型。
- 版图层次定义：每一层叫什么名字，用什么颜色，设计规则是什么。
- 设计规则检查（DRC）：线宽不能小于多少，间距不能小于多少。
- 寄生参数提取：版图里的电阻电容怎么算。
- 标准单元库：常用的逻辑门、触发器。
对于硅光来说，PDK还多了几样东西：
- 光波导模型：不同宽度、厚度的波导，损耗、色散曲线。
- 耦合器模型：光栅耦合器、边缘耦合器的耦合效率。
- 调制器模型：调制效率、带宽、插入损耗。
- 光电探测器模型：响应度、暗电流、带宽。
我刚开始做硅光设计时，没有PDK，全靠自己测参数建模型。那叫一个痛苦。后来和晶圆厂合作，他们提供了初步的PDK，设计效率提升了好几倍。
建议：如果你刚开始接触硅光，一定要找有成熟PDK的工艺平台。别自己从头建模型，那工作量太大了。我见过一个团队花了两年建PDK，结果流片回来发现模型不准，又得重来。
2.4 本章知识体系
下面这张图是我自己画的，把CMOS工艺平台的核心内容串起来了。你一看就明白：
这张图把CMOS工艺平台的三大阶段、四大工艺模块、PDK概念串在了一起。你仔细看，硅光的特殊要求其实都落在工艺模块的细节里——光刻的套刻精度、刻蚀的侧壁质量、CMP的平坦度。PDK则是把这些工艺能力翻译成设计师能用的工具。
好了，这一章就到这里。CMOS工艺平台是硅光的基础，理解透了，后面讲硅光工艺整合时你就不会觉得陌生。