4、硅光工艺模块（二）：锗硅光电探测器的集成、锗硅外延生长工艺、探测器响应度与暗电流的工艺相关性
好，咱们接着聊硅光工艺模块的第二部分。
上一章讲了光栅耦合器和波导，算是把光怎么「引进来」和「传出去」搞定了。那光进来了，总得有人把它「看见」吧？这就是光电探测器的活儿了。
在硅光子里，最主流的探测器就是锗硅（GeSi）光电探测器。为什么选它？说白了，硅本身在通信波段（1310nm、1550nm）几乎不吸收光，而锗刚好能吸收。但纯锗跟硅的晶格常数不匹配，直接长上去会有大量缺陷。所以，我们得用锗硅合金，或者用渐变缓冲层来过渡。
核心观点：锗硅探测器的性能，90%取决于外延质量。外延长好了，响应度自然高，暗电流自然低。外延没长好，后面做再多优化也是白搭。
4.1 锗硅外延生长工艺：从「种地」到「收成」
我个人习惯把外延生长比作「种地」。硅衬底是土壤，锗硅是庄稼。你要让庄稼长得好，土壤得干净，种子得纯，气候（温度、压力）得合适。
在CMOS产线上，锗硅外延通常用减压化学气相沉积（RPCVD）。为什么用RPCVD？因为低压能抑制气相成核，让薄膜更均匀。我见过有些团队用常压CVD，结果薄膜表面粗糙度大得吓人，暗电流直接飙到微安级。
具体工艺步骤，我一般这么分：
- 表面预处理：用HF清洗去除自然氧化层。这一步很关键。我曾经遇到过一批片子，暗电流异常高，排查了三天，最后发现是HF清洗后放置时间太长，表面又长了薄薄一层氧化层。嗯，从那以后我要求清洗后必须在30分钟内进腔。
- 低温缓冲层生长：在300-400°C下，先长一层很薄的纯Ge缓冲层（约50nm）。这层的作用是「软着陆」，让晶格慢慢适应。温度高了，Ge原子迁移太快，容易形成三维岛状生长；温度低了，又长不动。这个平衡点，每个机台都不一样，得自己调。
- 高温主层生长：升温到500-600°C，生长主要的锗硅吸收层。这里要注意Ge组分的控制。对于1550nm波段，Ge组分通常需要>90%。组分低了，吸收边蓝移，响应度就上不去。
- 原位退火：生长完成后，在600-700°C下退火几分钟。目的是消除位错，降低暗电流。退火温度不能太高，否则Ge会扩散到Si里，形成SiGe合金，反而降低吸收效率。
我的小技巧：在缓冲层和主层之间，我习惯加一层组分渐变的SiGe层（Ge从0%渐变到100%）。虽然多了两步工艺，但位错密度能降低一个数量级。代价是生长时间长了20%，但良率提升带来的收益完全覆盖了这部分成本。
4.2 探测器响应度与暗电流的工艺相关性
响应度和暗电流，是探测器的两个核心指标。它们就像跷跷板的两头——你往往不能同时得到最好的两者。
响应度，说白了就是「每单位光功率能产生多少光电流」。单位是A/W。对于锗硅探测器，理论响应度可以做到1.0 A/W以上（1550nm）。但实际中，能到0.8 A/W就算不错了。
影响响应度的工艺因素，我列个表：
| 工艺参数 | 对响应度的影响 | 我的建议 |
|---|---|---|
| Ge组分 | 组分越高，吸收系数越大，响应度越高 | 尽量做到90%以上，但注意晶格失配 |
| 吸收层厚度 | 越厚，吸收越充分，但载流子渡越时间变长 | 300-500nm是黄金区间 |
| 掺杂浓度 | 过高会引入自由载流子吸收，降低响应度 | 本征层尽量轻掺杂，<1e16 cm⁻³ |
| 侧壁粗糙度 | 粗糙侧壁会散射光，降低有效吸收 | 刻蚀后做平滑处理，或者用湿法腐蚀 |
暗电流，就是没光照时探测器漏出来的电流。理想情况下应该是0，但实际总有。暗电流的来源主要有三个：
- 位错缺陷：这是大头。晶格失配产生的位错，会在禁带中引入深能级，成为产生-复合中心。我曾经测过一批外延质量差的片子，暗电流高达100nA，而正常片子只有1nA。差了100倍！
- 表面漏电：探测器侧壁的悬挂键，会形成表面态。这些表面态也能产生暗电流。解决办法是侧壁钝化，比如用SiO₂或SiN₄覆盖。
- 隧穿电流：当掺杂浓度过高时，耗尽层变薄，载流子可以直接隧穿过去。这在高偏压下尤其明显。
注意：暗电流对温度非常敏感。温度每升高10°C，暗电流大约翻一倍。所以，如果你发现暗电流异常，先看看晶圆温度是不是均匀。我遇到过好几次，最后发现是静电卡盘加热不均匀导致的。
4.3 集成方案：怎么把探测器放到波导上？
锗硅探测器跟硅波导的集成，主要有两种方式：
- 端面耦合：光从波导端面直接进入探测器。这种方案耦合效率高，但对对准精度要求极高。我记得有一次，光刻机套刻偏差大了50nm，响应度直接掉了30%。
- 倏逝波耦合：探测器放在波导上方，光通过倏逝波耦合进探测器。这种方案对准容差大，但耦合效率稍低。我个人比较喜欢这种方案，因为工艺窗口大，适合量产。
下面这张图，是我自己画的锗硅探测器集成流程示意图，帮你理清思路：
你想想看，这六个步骤走下来，每一步都有坑。尤其是步骤3的外延和步骤4的CMP，是决定成败的关键。我见过不少团队，外延长得好好的，结果CMP一磨，把GeSi层磨薄了，响应度直接腰斩。
4.4 工艺窗口与良率权衡
做工艺整合，说白了就是在各种矛盾中找平衡。对于锗硅探测器，我总结了几条经验：
- 外延温度：低温（<400°C）生长，缺陷少，但生长速率慢，成本高。高温（>600°C）生长，速率快，但缺陷多。我个人习惯用两步法：低温长缓冲层，高温长主层。
- Ge组分：高Ge组分（>95%）吸收好，但晶格失配大，暗电流高。低Ge组分（<80%）暗电流低，但吸收差。对于1550nm应用，我建议Ge组分控制在90-95%之间。
- 探测器尺寸：大尺寸探测器（>10μm）响应度高，但电容大，带宽低。小尺寸探测器（<5μm）带宽高，但光耦合难。这个得根据具体应用来定。
避坑指南：我曾经在一个项目中，为了追求高响应度，把Ge组分做到了98%。结果暗电流大得离谱，-1V偏压下达到了500nA。后来不得不降回92%，暗电流降到了5nA，响应度只掉了10%。这个教训告诉我：不要为了10%的性能提升，牺牲90%的良率。
好了，关于锗硅光电探测器的集成，我就讲这么多。核心就三句话：外延质量决定下限，工艺窗口决定上限，良率权衡决定成败。你把这些记住了，做探测器设计就不会跑偏。
公众号:蓝海资料掘金营，微信deep3321