第一章：硅光工艺概述

各位同学，大家好。我是你们今天的讲师，一个在硅光芯片设计领域摸爬滚打了十几年的老兵。今天咱们开始第一课，聊聊硅光工艺的底子。

说实话，每次带新人，我都要先问一个问题：你理解的硅光，到底是什么？很多人觉得就是把光路做到芯片上，嗯，这个说法没错，但太笼统了。咱们搞版图设计的，得从工艺和物理实现的角度去理解它。

1.1 硅光技术简介

硅光技术，说白了就是利用成熟的CMOS工艺，在硅衬底上制造光器件。比如调制器、探测器、分束器这些。为什么要用硅？因为硅的折射率高，对通信波段的光透明，而且——最关键的是——成本低。

我刚开始接触这个领域时，有个误区：以为硅光就是“把光纤接到芯片上”。其实不是。硅光芯片内部的光路，是通过刻蚀出的硅波导来传输的。光在硅波导里跑，就像电流在铜线里跑一样。只不过，光对工艺的敏感度，比电要高得多。

你想想看，传统的分立光模块，一个模块里好几个独立器件，体积大、功耗高、成本贵。硅光芯片把这些东西全做在一起，尺寸能缩小到原来的十分之一。这就是为什么数据中心、5G通信都在抢着用硅光。

1.2 主流硅光工艺平台介绍

做硅光设计，你绕不开几个主流工艺平台。我个人习惯把它们分成三类：研究型、量产型、定制型。下面我一个个说。

1.2.1 IMEC（比利时）

IMEC是全球最顶尖的半导体研发机构之一。它的硅光工艺线，我称之为“工艺界的瑞士军刀”。为什么？因为它的工艺选项极其丰富。从220nm的SOI波导，到氮化硅、锗探测器，几乎你能想到的硅光器件，IMEC都有对应的工艺模块。

我在项目中用过IMEC的iSiPP50G工艺。这个工艺的PDK做得非常规范，版图层次清晰，DRC规则也相对宽松。但有个坑：它的金属层密度要求很严格，我曾经因为一块大面积的金属填充没做好，导致DRC报错，硬是改了三版版图才过。

1.2.2 AIM Photonics（美国）

AIM Photonics是美国政府支持的硅光制造联盟。它的特点是“开放”。什么意思？就是他们不限制你用什么设计工具，也不强制你用他们的PDK。你甚至可以自己定义一些特殊的版图层。

但开放也有开放的麻烦。我记得有一次，一个合作方用了AIM的工艺，但自己加了一层非标准的刻蚀层。结果流片回来，那个区域的波导损耗比预期高了3dB。后来查原因，是刻蚀深度没控制好。所以，我建议：除非你有十足的把握，否则尽量用标准PDK。

1.2.3 TowerJazz（以色列）

TowerJazz的硅光工艺，我称之为“量产之王”。它的PH18工艺，是业界少有的真正进入量产的硅光平台。这个工艺的DRC规则非常成熟，版图设计起来相对顺手。

但要注意一点：TowerJazz的工艺节点偏老，是180nm的。这意味着它的波导损耗比IMEC的先进节点要高一些。不过，对于很多数据中心应用来说，这个损耗是可以接受的。而且，它的成本低啊，一片晶圆的价格只有IMEC的60%左右。

平台	工艺节点	波导类型	典型应用	DRC复杂度
IMEC	130nm / 45nm	SOI、氮化硅	高速调制、相干通信	中等
AIM Photonics	130nm	SOI	传感、生物检测	较低
TowerJazz	180nm	SOI	数据中心、短距离通信	较高

1.3 工艺节点与PDK概念

说到工艺节点，很多人会问：硅光的工艺节点和CMOS的工艺节点是一回事吗？嗯，不完全一样。CMOS的工艺节点（比如7nm、5nm）指的是晶体管的栅极长度。而硅光的工艺节点，更多指的是波导的刻蚀深度和最小线宽。

举个例子：IMEC的iSiPP50G工艺，它的“50G”指的是支持50Gbps的调制速率，而不是50nm的线宽。实际上，它的波导宽度是400nm左右。所以，别被数字骗了。

再来说PDK。PDK的全称是Process Design Kit，工艺设计套件。它包含什么？简单说，就是一套文件，告诉你的EDA工具：这个工艺有哪些层、每层的物理参数是什么、DRC规则是什么、器件模型是什么。

我见过很多新手，拿到PDK后直接开始画版图。结果画到一半发现，某个层的间距规则没满足，或者某个器件的尺寸超出了允许范围。所以，我建议：拿到PDK后，先花半天时间通读一遍DRC文档。别嫌麻烦，这半天能帮你省下后面几周的改版时间。

下面我用一张图来总结一下本章的知识体系：

好了，第一章的内容就到这里。记住一句话：硅光工艺的版图设计，核心在于理解工艺本身。你只有知道每一层是怎么做出来的，才能画出不出错的版图。