功率器件物理基础：PN结理论、肖特基接触与欧姆接触、击穿电压与雪崩效应、导通电阻与漂移区设计
各位同学，欢迎来到功率器件物理基础这一章。说实话，这部分内容看着有点枯燥，但它是整个碳化硅器件设计的根基。你想想看，没有扎实的物理基础，后面谈什么设计、谈什么量产？我当年刚入行时，就是在这上面栽过跟头，所以今天咱们好好捋一捋。
PN结理论：器件的“心脏”
PN结，说白了就是P型半导体和N型半导体碰在一起形成的界面。在SiC里，这个结的特性直接决定了器件的耐压和导通能力。
为什么会形成耗尽层？因为扩散和漂移最终达到了平衡。P区的空穴往N区跑，N区的电子往P区跑，留下带电荷的离子，形成一个内建电场。这个电场会阻止载流子继续扩散。嗯，这里要注意，SiC的禁带宽度是3.26eV，比硅的1.12eV大得多，所以它的内建电势也更高，大约在2.5V到3V之间。
关键参数：SiC PN结的内建电势Vbi ≈ 2.8V（典型值），而硅只有0.7V左右。这意味着SiC器件需要更高的栅极电压才能开启。
我在项目中遇到过一个问题：设计一个1200V的SiC二极管，结果反向漏电流偏大。查了半天，原来是PN结边缘的电场集中效应没处理好。所以大家记住，PN结的曲率半径越小，电场越集中，击穿电压就越低。
肖特基接触与欧姆接触：两种“性格”迥异的金属-半导体界面
金属和半导体接触，会产生两种截然不同的行为。一种是肖特基接触，另一种是欧姆接触。我习惯把它们比作“门”和“桥”。
肖特基接触就像一扇单向门。电子从半导体流向金属很容易，反过来就难。这是因为金属和半导体之间形成了一个势垒。SiC肖特基二极管的势垒高度通常在1.0eV到1.3eV之间，具体取决于金属材料。常用的有镍（Ni）、钛（Ti）和钼（Mo）。
我个人建议，做低压器件（600V以下）用钛，势垒低，导通电阻小；做高压器件（1200V以上）用镍，势垒高，漏电流小。当然，这不是绝对的，还要考虑工艺兼容性。
欧姆接触则像一座桥，电流可以双向自由流动。它的关键指标是比接触电阻率ρc，单位是Ω·cm²。对于SiC器件，我们通常要求ρc低于1×10⁻⁴ Ω·cm²，最好能做到1×10⁻⁵以下。
避坑指南：我曾经在SiC MOSFET的源极欧姆接触上吃过亏。当时用了常规的镍硅化物工艺，结果接触电阻死活降不下来。后来发现，SiC表面需要先做高浓度掺杂（>1×10¹⁹ cm⁻³），再配合快速热退火（RTA），才能形成良好的欧姆接触。温度控制在950°C到1000°C之间，时间30秒到60秒，效果最好。
击穿电压与雪崩效应：器件的“生死线”
击穿电压，就是器件能承受的最高反向电压。超过这个值，器件就可能永久损坏。在SiC里，击穿机制主要是雪崩击穿。
雪崩效应的物理过程是这样的：反向电压增大，耗尽层电场增强。当电场强度超过临界值（SiC约为2.5MV/cm，硅只有0.3MV/cm），载流子在电场中获得足够能量，撞击晶格原子，产生电子-空穴对。这些新产生的载流子继续被加速，再撞击，就像雪崩一样，电流急剧增大。
这里有个重要的概念叫碰撞电离系数，它描述了载流子产生电子-空穴对的概率。SiC的碰撞电离系数比硅小得多，所以它的雪崩击穿更“硬”，击穿特性更陡峭。
注意：雪崩击穿不一定是坏事。在功率电路中，我们有时会利用器件的雪崩能力来吸收尖峰电压。但前提是器件的设计必须能承受一定的雪崩能量，否则一次过压就报废了。我见过不少案例，就是因为忽略了雪崩能量指标，导致器件在开关瞬间失效。
击穿电压的设计，说白了就是漂移区的设计。漂移区的掺杂浓度和厚度决定了耐压。对于平行平面结，击穿电压VB可以近似表示为：
VB = (εs * Ec²) / (2 * q * ND)其中εs是SiC的介电常数，Ec是临界电场，q是电子电荷，ND是漂移区掺杂浓度。从公式可以看出，掺杂浓度越低，击穿电压越高。但代价是导通电阻会增大。
导通电阻与漂移区设计：性能的“跷跷板”
导通电阻Ron，是功率器件最重要的性能指标之一。它决定了器件的导通损耗。对于SiC MOSFET，导通电阻主要由以下几个部分组成：
- 沟道电阻Rch：MOSFET沟道的电阻
- 漂移区电阻Rdrift：N-漂移区的电阻
- 衬底电阻Rsub：N+衬底的电阻
- 接触电阻Rcon：源极和漏极的欧姆接触电阻
- JFET区电阻Rjfet：两个P-well之间的区域
在高压器件中，漂移区电阻通常占主导地位。漂移区电阻的计算公式是：
Rdrift = Wdrift / (q * μn * ND * A)Wdrift是漂移区厚度，μn是电子迁移率，A是器件面积。你看，漂移区越厚、掺杂浓度越低，电阻就越大。但反过来，这两个参数又决定了击穿电压。所以，击穿电压和导通电阻是一对矛盾。
我习惯用Baliga优值（BFOM）来评估材料在这方面的潜力：
BFOM = εs * μn * Ec³SiC的BFOM大约是硅的200到300倍。这就是为什么SiC能在相同耐压下做到更低的导通电阻。但实际器件很难达到理论极限，因为还有工艺因素、寄生效应等。
设计原则：漂移区设计要遵循“耐压优先，兼顾电阻”的原则。先根据目标耐压确定漂移区厚度和掺杂浓度，再通过优化沟道和JFET区来降低其他部分的电阻。我一般会留10%到15%的耐压余量，因为实际工艺会有波动。
举个例子，设计一个1200V的SiC MOSFET：
- 漂移区厚度：约10μm到12μm
- 漂移区掺杂浓度：约6×10¹⁵ cm⁻³到8×10¹⁵ cm⁻³
- 理论击穿电压：约1400V到1500V（留有余量）
- 漂移区电阻贡献：约2mΩ·cm²到3mΩ·cm²
你想想看，如果换成硅材料，要达到1200V耐压，漂移区厚度要80μm以上，掺杂浓度要低一个数量级，导通电阻至少大10倍。这就是SiC的优势所在。
知识体系总览
下面这张图，是我自己整理的本章知识体系。它把PN结、肖特基/欧姆接触、击穿电压和导通电阻串在了一起，方便你理解它们之间的逻辑关系。
这张图把四个知识点串起来了。你看，PN结是基础，肖特基和欧姆接触是电极工艺，击穿电压和导通电阻是设计目标，漂移区设计则是实现手段。它们环环相扣，缺一不可。
好了，这一章的内容就到这里。记住，物理基础决定了器件的理论极限，而工艺水平决定了你能多接近这个极限。下一章我们会深入讨论SiC材料的特性和衬底制备，那是另一个有趣的话题。
公众号:蓝海资料掘金营，微信deep3321