3. SiC肖特基二极管(SBD)设计:从原理到量产
各位同学,今天我们来聊聊SiC肖特基二极管的设计。说实话,SBD是SiC功率器件里最基础、也最成熟的一个。我当年刚入行时,第一个流片的器件就是600V的SiC SBD。那会儿踩了不少坑,今天我把这些经验都摊开来跟你们讲讲。
3.1 SBD的结构与工作原理
肖特基二极管,说白了就是一个金属-半导体接触形成的整流结。跟PN结二极管不同,SBD是多数载流子器件,没有少子存储效应,所以开关速度特别快。
结构上很简单:金属阳极 + N-漂移区 + N+衬底 + 阴极。但简单归简单,里面的门道可不少。
核心要点:肖特基势垒高度决定了器件的正向压降和反向漏电。这是个trade-off,你想想看——势垒高了,反向漏电小,但正向压降大;势垒低了,正向压降小,但反向漏电就上去了。
我在项目中遇到过一件事:有个客户要求正向压降低于1.5V,同时反向漏电在1200V下要小于10μA。我调了好几次势垒金属,最后用了钛(Ti)和钼(Mo)的复合势垒才搞定。
3.2 正向特性分析
SBD的正向特性,可以用热电子发射理论来描述。公式我就不列了,咱们直接说结论:
- 正向压降(VF):一般在1.2V~1.8V之间(额定电流下)
- 导通电阻(Ron):由漂移区电阻主导,跟耐压等级直接相关
- 温度系数:SiC SBD的正向压降是负温度系数,这点跟Si器件不一样
我的经验:设计时别只看25℃的特性。SiC SBD在高温下(175℃)正向压降会下降0.3~0.5V。如果你按常温设计,高温下电流会失控。我曾经吃过这个亏,后来学乖了,设计时一定留20%的余量。
3.3 反向特性与击穿机制
反向特性是SBD设计的重头戏。为什么?因为SiC的临界击穿电场是Si的10倍,但缺陷密度也高得多。
反向漏电主要来自三个渠道:
- 热电子发射:势垒降低效应导致的漏电
- 陷阱辅助隧穿:SiC衬底和外延层中的缺陷引起的
- 边缘击穿:终端结构设计不好,电场集中在边缘
嗯,这里要注意——边缘击穿是SBD失效的头号杀手。我见过太多设计,漂移区参数算得漂漂亮亮,结果一加高压,边缘先击穿了。
3.4 终端保护结构设计
终端结构,说白了就是防止边缘电场集中。SiC SBD常用的终端结构有三种:
| 终端类型 | 原理 | 优点 | 缺点 |
|---|---|---|---|
| 场板(FP) | 金属延伸覆盖氧化层 | 工艺简单 | 耐压有限,一般<600V |
| 结终端扩展(JTE) | 注入P型杂质形成渐变结 | 耐压高,可达90%平行平面击穿 | 对注入剂量敏感 |
| 保护环(GR) | 多个浮空P+环 | 工艺窗口大 | 占用面积大 |
避坑指南:我曾经设计一个1200V的SBD,用了单环JTE。结果流片回来,击穿电压只有800V。查了半天,发现是JTE注入剂量偏了15%。从那以后,我设计JTE时一定会做剂量split,至少跑5个剂量点。
3.5 设计实例与仿真
咱们来一个实际的设计案例。假设我们要设计一个1200V/10A的SiC SBD:
第一步:确定漂移区参数
- 漂移区掺杂浓度:8×1015 cm-3
- 漂移区厚度:12 μm
- 这样理论上能承受1400V以上,留了200V的余量
第二步:选择势垒金属
- 我选了Ti(50nm)/Mo(100nm)/Au(200nm)的叠层
- Ti提供合适的势垒高度(约1.1eV)
- Mo做扩散阻挡层
- Au做焊接层
第三步:终端结构设计
- 采用多环JTE结构,3个环
- 环间距从内到外依次为:2μm, 3μm, 4μm
- JTE注入剂量:1.2×1013 cm-2
下面是我用TCAD仿真的关键代码片段:
// Sentaurus SDevice 仿真脚本片段
// 1200V SiC SBD 反向特性仿真
Electrode {
{ name="anode" voltage=0.0 }
{ name="cathode" voltage=0.0 }
}
Physics {
Mobility( DopingDependence HighFieldSaturation )
Recombination( SRH(DopingDependence) Auger )
EffectiveIntrinsicDensity( OldSlotboom )
}
Plot {
eDensity hDensity eCurrent hCurrent
ElectricField Potential
}
Solve {
Coupled(Iterations=100) { Poisson }
Coupled(Iterations=100) { Poisson Electron Hole }
Quasistationary(
InitialStep=0.01 Increment=1.3
MinStep=1e-5 MaxStep=10
Goal { Name="cathode" Voltage=1500 }
) { Coupled { Poisson Electron Hole } }
}
仿真技巧:跑反向击穿时,网格一定要在JTE区域加密。我习惯在JTE边缘设置0.1μm的网格步长,不然电场峰值算不准。另外,别忘了开启碰撞电离模型,不然击穿电压会虚高。
3.6 知识体系总览
为了让大家更直观地理解SBD设计的全貌,我画了一张结构图:
这张图把SBD设计的几个核心模块串起来了。你从结构原理出发,理解正向和反向特性,然后通过终端结构来解决边缘击穿问题。每一步都环环相扣。
好了,这一章的内容就到这儿。SiC SBD设计说难不难,说简单也不简单。关键是把物理机理吃透,再结合工艺窗口做优化。下一章我们会聊SiC MOSFET的设计,那才是真正的重头戏。
公众号:蓝海资料掘金营,微信deep3321