4. SiC JBS二极管设计：JBS结构原理、P+区注入与优化、正向与反向折中设计、浪涌能力提升
各位同学，今天我们来聊聊SiC JBS二极管的设计。说实话，JBS这个结构在功率半导体里算是比较经典的了，但真正把它做好，里面门道不少。我刚开始做SiC器件那会儿，就吃过不少亏，今天把这些经验掰开了揉碎了讲给你们听。
4.1 JBS结构原理：肖特基与PN结的“混血儿”
JBS，全称是Junction Barrier Schottky，中文叫结势垒肖特基二极管。说白了，它就是把肖特基二极管和PN结二极管“嫁接”在一起。你想想看，肖特基二极管开关快、正向压降低，但漏电大、耐压做不高；PN结二极管耐压高、漏电小，但开关慢、有反向恢复电流。JBS就是想取两者的长处。
它的结构很简单：在N-漂移区表面，每隔一段距离做一个P+注入区，形成PN结网格。这些P+区之间的区域，还是肖特基接触。工作时，正向导通电流主要从肖特基区走，所以正向压降低；反向偏置时，P+区形成的耗尽层会横向扩展，把肖特基界面“夹断”，屏蔽掉高电场，从而降低漏电。
我在项目中遇到过一个问题：P+区的间距如果设计得太宽，屏蔽效果就差了，反向漏电会飙升；如果太窄，肖特基区的面积被挤占，正向电流密度又上不去。这就是JBS设计的第一个核心矛盾——正向与反向的折中。
核心要点：JBS的本质是用PN结的耗尽层来保护肖特基界面，实现“低压降、低漏电、快开关”的三赢。
下面这张图是我自己画的JBS结构示意图，你们可以直观感受一下P+区的布局：
4.2 P+区注入与优化：剂量、能量、退火
P+区的设计，是JBS的灵魂。我见过不少设计，漂移区参数算得挺准，结果P+区没做好，整个器件性能一塌糊涂。P+区涉及三个关键工艺参数：注入剂量、注入能量、退火条件。
4.2.1 注入剂量
剂量决定了P+区的掺杂浓度。剂量太低，P+区电阻大，正向导通时P+区也会参与导电，产生额外的PN结压降；剂量太高，又会影响肖特基接触的势垒高度。我个人习惯把剂量控制在1e14 ~ 5e15 cm⁻²之间，具体要看目标耐压等级。
经验之谈：我曾经做过一批1200V的JBS，P+注入剂量用了1e15 cm⁻²，结果反向漏电比预期大了3倍。后来查了半天，发现是剂量太高导致P+区边缘的晶格损伤太严重，退火也没完全修复。降到3e14 cm⁻²后，问题就解决了。
4.2.2 注入能量
能量决定了P+区的结深。对于SiC来说，Al（铝）和B（硼）是常用的P型注入杂质。Al的扩散系数小，适合做浅结；B扩散快一些，可以做深结。一般JBS的P+结深控制在0.3~0.8μm之间。
这里有个坑：能量太高，注入损伤会深入到漂移区深处，退火后可能留下残余缺陷，导致漏电增大。我曾经用500keV的Al注入做1.2kV器件，结果反向特性软得一塌糊涂。后来降到350keV，配合高温退火，才把问题搞定。
4.2.3 退火条件
SiC的注入退火温度通常在1600°C以上，而且需要保护气氛（Ar或SiH₄气氛）。退火时间一般10~30分钟。温度不够或时间不够，注入损伤修复不彻底，P+区的激活率也上不去。
注意：退火温度超过1700°C时，SiC表面会开始分解，需要加SiH₄气氛来抑制。我见过有人为了追求高激活率，把温度提到1750°C，结果表面变得跟月球表面一样坑坑洼洼，直接报废。
4.3 正向与反向折中设计：一场“零和博弈”
JBS设计的核心，就是平衡正向压降（VF）和反向漏电（IR）。你想想看，P+区占的面积越大，反向屏蔽效果越好，漏电越小，但肖特基区面积被挤占，正向电流密度下降，VF会升高。反过来也一样。
这个折中可以用一个参数来量化——P+区占空比（P+区宽度 / 元胞周期）。我一般建议占空比在30%~50%之间。具体选多少，要看应用场景：
| 应用场景 | 优先目标 | 推荐占空比 | 典型VF @ 10A | 典型IR @ 1200V |
|---|---|---|---|---|
| 高频电源（追求低损耗） | 低VF | 30%~35% | 1.3~1.5V | 10~50 μA |
| 电动汽车（追求可靠性） | 低漏电、高浪涌 | 40%~50% | 1.5~1.8V | 1~10 μA |
| 光伏逆变器（平衡型） | 折中 | 35%~40% | 1.4~1.6V | 5~20 μA |
除了占空比，P+区的形状也有讲究。我试过圆形、条形、六边形三种布局。圆形布局的电场分布最均匀，但版图利用率低；条形布局工艺简单，但角落处电场集中。我个人偏好六边形，它兼顾了电场均匀性和面积利用率。
4.4 浪涌能力提升：让二极管“扛得住”
浪涌能力，说白了就是二极管在短时间内承受大电流冲击而不损坏的能力。对于JBS来说，浪涌电流主要靠P+区来承担。因为大电流下肖特基区的压降会迅速升高，当超过PN结的开启电压（约2.5~3V）时，P+区开始注入少子，产生电导调制效应，从而降低电阻。
提升浪涌能力，我总结了几条实用经验：
- 增加P+区面积占比：浪涌时P+区是主力，面积越大，能注入的空穴越多，电导调制效果越好。但代价是正向压降会升高。
- 优化P+区结深：结深太浅，注入的空穴量不够；结深太深，又会影响肖特基区的电场分布。0.5~0.7μm是个不错的起点。
- 加入N+缓冲层：在漂移区底部加一层N+缓冲层，可以防止浪涌时耗尽层穿通到衬底。我做过对比，有缓冲层的器件浪涌能力能提升30%~50%。
- 注意热设计：浪涌时焦耳热很集中，如果散热不好，局部温度可能超过SiC的本征温度（约800°C），导致热失控。所以芯片厚度和背面散热结构也要一并考虑。
避坑指南：我曾经设计过一款600V的JBS，浪涌测试时电流刚到额定值的8倍就炸了。分析后发现，P+区的注入剂量偏低，浪涌时PN结开启延迟，所有电流都挤在肖特基区，瞬间过热。后来把剂量从5e14 cm⁻²提高到2e15 cm⁻²，浪涌能力直接翻倍。
最后，我想强调一点：JBS设计没有“万能公式”，每个参数的选择都取决于你的目标应用。我习惯先做TCAD仿真，把P+区占空比、结深、剂量扫一遍，找到最优区间，再流片验证。仿真和实验结合，才是最高效的路子。
公众号:蓝海资料掘金营，微信deep3321