4. JTE终端保护环设计：场板(FP)与结终端扩展(JTE)原理
各位同学，咱们今天聊点实在的。终端保护环设计，说白了就是给肖特基二极管穿上"防高压击穿"的铠甲。我做了十几年功率器件，见过太多因为终端没做好导致整批芯片报废的案例。嗯，咱们一步步来拆解。
4.1 为什么需要终端保护？
你想想看，一个SiC肖特基二极管，主结区的电场强度可能高达2-3MV/cm。但到了边缘，电场会急剧集中。如果不做处理，击穿电压可能只有理论值的30%-50%。
我在项目中遇到过，有个同事设计的器件，主结区耐压能做到1700V，结果终端没处理好，实际测试只有600V就崩了。这就是典型的"木桶效应"——终端决定了器件的真实耐压水平。
核心目标：将主结边缘的电场峰值降低，让电场分布更均匀，从而提升击穿电压。
4.2 场板(FP)原理
场板是最基础的终端技术。说白了，就是在肖特基结的边缘上方，延伸出一层金属或多晶硅电极。
工作原理：
- 场板通过电容耦合，将表面电势"拉平"
- 相当于在结边缘增加了一个虚拟的耗尽层扩展
- 电场峰值可以降低30%-50%
我个人的习惯是，场板长度取耗尽层宽度的1.5-2倍。太短了效果不明显，太长了反而会引入新的电场峰值点。
设计要点：场板下方的氧化层厚度很关键。太薄容易导致场板下方的电场集中，太厚又会影响耦合效果。一般取0.5-1.5μm之间。
4.3 结终端扩展(JTE)原理
JTE是我个人比较偏爱的一种终端结构。它通过在结边缘注入一定剂量的杂质，形成一个低掺杂的扩展区。
JTE的工作机制：
- JTE区在反向偏压下会完全耗尽
- 耗尽层从主结向JTE区"蔓延"
- 电场峰值被分散到更大的区域
- 击穿电压可以提升到理论值的80%-95%
我曾经做过一个对比实验：同样的SiC衬底，同样的肖特基结，不加JTE时击穿电压只有800V，加了优化后的JTE，直接干到1500V。效果就是这么明显。
4.4 JTE长度优化
JTE长度不是越长越好。这里有个最优值的问题。
| JTE长度(μm) | 击穿电压(V) | 电场峰值(MV/cm) | 备注 |
|---|---|---|---|
| 0 (无JTE) | 800 | 3.2 | 电场严重集中 |
| 5 | 1100 | 2.5 | 部分改善 |
| 10 | 1450 | 1.8 | 接近最优 |
| 15 | 1500 | 1.7 | 最优值 |
| 20 | 1480 | 1.9 | 开始下降 |
为什么会这样？因为JTE太长时，末端会形成新的电场集中点。我建议用TCAD仿真扫一遍长度参数，从5μm到20μm，步长1μm，找到那个"拐点"。
4.5 JTE掺杂浓度优化
掺杂浓度是JTE设计的另一个关键参数。浓度太低，JTE区提前耗尽，起不到扩展作用；浓度太高，JTE区无法完全耗尽，反而会形成新的导电通道。
优化原则：
- JTE掺杂浓度应为主结掺杂浓度的1/10到1/5
- 对于SiC材料，典型值在1e16-5e16 cm⁻³之间
- 需要保证JTE区在额定电压下完全耗尽
注意：掺杂浓度的工艺控制窗口很窄。我曾经遇到过一批晶圆，注入剂量偏差了15%，结果JTE效果大打折扣。建议在工艺上预留±10%的容差。
4.6 多区JTE设计
单区JTE虽然简单，但它的电场分布还是不够理想。多区JTE，说白了就是把JTE分成几个区域，每个区域有不同的掺杂浓度。
多区JTE的优势：
- 电场分布更均匀，峰值更低
- 对工艺偏差的容忍度更高
- 击穿电压可以再提升10%-15%
我常用的设计是3区JTE：靠近主结的区域浓度最高，中间次之，边缘最低。浓度梯度大概在2:1.5:1左右。
// 多区JTE设计参数示例（SiC材料）
// 主结掺杂浓度: 1e17 cm⁻³
// 区域1（靠近主结）
长度: 4 μm
掺杂浓度: 4e16 cm⁻³
// 区域2（中间）
长度: 4 μm
掺杂浓度: 3e16 cm⁻³
// 区域3（边缘）
长度: 4 μm
掺杂浓度: 2e16 cm⁻³
// 总JTE长度: 12 μm
// 预期击穿电压: 1650V
实战建议：多区JTE的注入可以用多次光刻+注入实现，也可以用一次光刻+不同能量的多次注入。我个人倾向于后者，工艺步骤少，成本低。
4.7 场板与JTE的协同设计
在实际工程中，场板和JTE往往是配合使用的。场板负责"拉平"表面电场，JTE负责"扩展"体内电场。
协同设计要点：
- 场板末端应落在JTE区的中部
- 场板长度取JTE长度的40%-60%
- 场板下方的氧化层厚度需要与JTE浓度匹配
我记得有个项目，单独用场板只能做到1200V，单独用JTE能做到1450V，两者结合优化后，直接干到1700V。这就是1+1>2的效果。
4.8 知识体系总览
下面这张图，是我自己整理的JTE终端设计知识框架。你把它理解了，终端设计这块基本就通了。
4.9 实战避坑指南
最后，我把自己这些年踩过的坑总结一下，你记住了能省不少时间。
我曾经犯过的错误：
- JTE浓度设计得太高，结果器件漏电严重，反向特性像电阻一样
- 场板氧化层厚度没控制好，导致场板边缘电场集中，提前击穿
- 多区JTE的浓度梯度设计得太陡，反而引入了新的电场峰值
嗯，终端设计这块，说白了就是"平衡"二字。电场分布要平，浓度梯度要缓，工艺窗口要宽。你把这个理念吃透了，设计出来的器件就不会差。
我的个人习惯：每次流片前，我都会用TCAD跑至少20组参数组合，覆盖长度、浓度、氧化层厚度三个维度。虽然费时间，但能避免很多"流片即报废"的悲剧。
公众号:蓝海资料掘金营，微信deep3321