第2章像素基础与噪声机制

第1章：像素基础与噪声机制

各位同学，今天我们来聊聊CMOS图像传感器最核心的部分——像素。说实话，我做了十几年像素设计，每次回头看4T有源像素结构，都觉得它是个精妙的设计。它不复杂，但每个细节都藏着物理学的智慧。

先看整体结构。4T像素，顾名思义，有四个晶体管。哪四个？传输管（TX）、复位管（RST）、源跟随器（SF）、行选管（RS）。加上光电二极管（PD）和浮动扩散节点（FD），构成了完整的像素单元。

核心器件清单：

我习惯把4T像素的工作流程分成四个阶段：复位、积分、传输、读出。你想想看，这其实是个很自然的时序——先把FD清空，然后让PD收集光子，再把电荷倒进FD，最后读出来。

光电二极管，说白了就是个PN结。光打进来，产生电子-空穴对。电子被收集在PD的势阱里。这里有个关键参数——满阱容量（FWC）。

我在项目中遇到过一个问题：客户要求高动态范围，但我们的PD满阱容量只有30ke-。后来我们调整了掺杂浓度和结深，把FWC提到了60ke-。嗯，这里要注意，FWC不是越大越好，太大了会影响转换增益。

传输门呢？它就是个开关。TX管导通时，PD里的电荷全部转移到FD。我刚开始做设计时总觉得这步很简单，直到有一次发现电荷转移不完全，产生了图像拖尾。从那以后，我对TX管的尺寸和驱动电压格外小心。

个人经验：传输门的设计，关键看两个参数：沟道长度和栅压摆幅。沟道太短，漏电大；太长，转移速度慢。我一般取0.35-0.5μm，栅压用3.3V或2.8V，具体看工艺节点。

FD节点，是整个像素的"心脏"。它把电荷包转换成电压信号。转换增益（CG）由FD节点的总电容决定：

CG = q / C_FD

其中：
q = 1.6e-19 C（电子电荷）
C_FD = FD节点的总电容（包括结电容、栅电容、寄生电容）

举个例子，如果C_FD = 2fF，那么CG ≈ 80 μV/e-。这意味着每收集一个电子，FD电压变化80微伏。你想想看，这个信号有多微弱？

FD节点的噪声，主要来自三个方面：

其中，KTC噪声是最让人头疼的。为什么？因为它和温度、电容都有关，而且很难完全消除。

KTC噪声，全称是kT/C噪声。它的物理根源是什么？说白了，就是电阻的热噪声对电容充电/放电时，产生的随机电压波动。

公式很简单：

Vn² = kT / C

其中：
k = 1.38e-23 J/K（玻尔兹曼常数）
T = 绝对温度（K）
C = FD节点电容（F）

我算过一笔账：室温下（300K），C_FD = 2fF时，KTC噪声的均方根值约为45 μV。换算成电子数，大约是0.56 e- rms。这个值看起来不大，但在低光照条件下，它可能就是限制信噪比的主要因素。

避坑指南：我曾经在一个低噪声项目中，忽略了KTC噪声的温度依赖性。结果在高温测试时（85°C），噪声翻了一倍多。后来我们在像素里加了温度补偿电路，才把问题解决。记住：KTC噪声与√T成正比，高温环境下必须考虑。

复位噪声，其实是KTC噪声在复位操作中的具体表现。每次复位管关断时，FD节点的电压都会被"冻结"在一个随机值上。这个随机值服从高斯分布，方差就是kT/C。

怎么抑制它？业界常用的方法是相关双采样（CDS）。原理很简单：先读一次复位后的FD电压（采样），再读一次电荷转移后的FD电压（信号），两者相减，KTC噪声就被抵消了。

但CDS也不是万能的。它只能消除像素级的KTC噪声，对列级噪声和1/f噪声的抑制效果有限。我建议在设计CDS电路时，注意采样电容的匹配和时序的精确控制。

下面这张图，是我自己整理的4T像素噪声知识框架。你可以把它当作本章的"地图"：

这张图把本章的核心内容串起来了。从4T像素出发，分出PD、TX、FD三个关键器件，然后聚焦到FD节点的噪声问题，最后引出CDS这个抑制手段。你可以在后续学习中反复参考它。

好了，这一章的内容就这些。我带你走了一遍4T像素的结构，讲了光电二极管和传输门的作用，重点分析了FD节点的KTC噪声和复位噪声。记住几个关键点：

下一章，我们会深入讨论CDS电路的实现细节，以及如何优化它来获得更低的噪声。到时候我会分享一些我在实际芯片测试中踩过的坑，希望对你有帮助。