1. 电源完整性概述：光模块电源完整性的定义、重要性、设计挑战与目标

各位工程师朋友，咱们直接进入正题。电源完整性，英文叫 Power Integrity，简称 PI。说白了，就是保证芯片、模块在需要的时候，能拿到干净、稳定、足够的电。别小看这几个字，我做了十几年硬件，见过太多板子调不通，最后查来查去，根源就是电源没伺候好。

光模块这东西，跟普通数字板卡还不一样。它里面既有高速激光驱动器，又有灵敏的接收放大器，还有数字控制逻辑。模拟、数字、射频搅在一起，对电源的敏感度非常高。我个人习惯把光模块的电源完整性比作「心脏供血系统」—— 电压稍微抖一下，眼图就闭上了，误码率就上去了。

1.1 什么是光模块电源完整性？

定义其实不复杂：电源完整性是指在光模块整个工作频段内，电源分配网络（PDN）能够为每个有源器件提供稳定、低噪声、低阻抗的电压和电流。 它包含三个层面：

• 直流压降（IR Drop） —— 电流流过走线、过孔、平面时产生的静态压降。你想想看，如果远端电压比源端低了 100mV，激光器偏置点可能就偏了。
• 交流噪声（AC Noise） —— 电源纹波、开关噪声、串扰等动态干扰。我记得有一次调试 100G 模块，接收灵敏度死活差 2dB，最后发现是 DC-DC 的 2MHz 纹波耦合到了 TIA 电源上。
• 瞬态响应（Transient Response） —— 当负载电流突然变化时，电压的过冲和下冲。光模块在突发模式或调光时，电流变化非常快，这时候去耦电容如果不够，电压就会掉下去。

1.2 为什么光模块对电源完整性如此敏感？

这个问题我经常被问到。其实原因很直接：光模块的信号幅度小、速率高、动态范围大。

• 信号摆幅极小： 比如 50Gbaud PAM4 信号，眼高可能只有 200mV 甚至更低。电源上 10mV 的噪声，直接吃掉 5% 的眼高裕量。我在项目中遇到过，因为电源纹波导致眼图闭合，最后不得不换更低噪声的 LDO。
• 速率极高： 现在 800G 模块的符号率已经到 100Gbaud 以上。电源分配网络的阻抗在 GHz 频段必须足够低，否则就会成为辐射天线或谐振腔。
• 多通道串扰： 一个模块里可能有 4 个、8 个通道共享同一路电源。一个通道的开关噪声会通过电源网络干扰其他通道。嗯，这里要注意，通道间的电源耦合往往是系统瓶颈。

1.3 设计挑战：光模块电源完整性的难点在哪？

做光模块电源设计，跟做普通数字板卡完全是两码事。我总结了几个核心挑战：

1. 空间极度受限： 光模块的 PCB 面积通常只有几平方厘米，还要塞下光器件、驱动芯片、控制器、连接器。留给去耦电容的位置非常少。你想想看，一个 0402 电容可能都嫌大。
2. 频带极宽： 从直流到几十 GHz 都要考虑。低频靠大电容，高频靠小电容和电源平面。但高频段寄生参数的影响非常大，一个过孔可能就引入 0.5nH 电感。
3. 多电压域共存： 光模块内部通常有 3.3V、1.8V、1.2V、0.8V 甚至负压。不同电压域之间的隔离和顺序上电也是麻烦事。
4. 热与电的耦合： 激光器发热量大，温度变化会导致芯片功耗和阈值电压漂移。电源设计必须留足余量。

1.4 设计目标：我们到底要达成什么？

目标很明确，但实现起来需要功夫。我一般会从这几个维度去定义：

指标	典型要求	说明
直流压降	< 3% VDD	例如 1.2V 电源，压降不超过 36mV
电源纹波	< 10mVpp	对于高速模拟电路，有时要求 < 5mVpp
目标阻抗	Z_target < 0.1Ω (DC~10GHz)	根据瞬态电流和允许电压波动计算
瞬态过冲	< 5% VDD	负载突变时电压跌落或过冲
通道隔离度	> 30dB @ 1GHz	多通道之间的电源串扰抑制

说白了，目标就是一句话：在所有工作条件下，电源噪声对信号质量的影响可以忽略不计。 但实际工程中，我们往往要在成本、面积、性能之间做权衡。我个人习惯是先做仿真，再留 20% 的裕量，最后用实测验证。

1.5 知识体系框架：一张图看懂电源完整性

下面这张图是我自己整理的，把光模块电源完整性的核心要素串了起来。你可以把它当作本章的思维导图。

这张图把定义、重要性、挑战、目标串在了一起。你会发现，所有分支最终都指向同一个核心 —— 让芯片吃到的电足够干净。后面的章节，我会逐一展开每个分支的具体设计方法和实战案例。

好了，第一章就聊到这儿。电源完整性不是一门玄学，它是有章可循的工程科学。后面我们会深入到去耦电容设计、PDN 仿真、实测验证等具体环节。希望你能带着这些基础概念，跟我一起往下走。