3. 电源纹波与噪声：纹波来源分析、噪声耦合机制、纹波抑制技术、噪声容限

做光模块设计这些年，我有个很深的体会——电源纹波和噪声这俩东西，看着像亲兄弟，其实性格完全不同。纹波是“有规律的捣乱”，噪声是“随机性的破坏”。你如果不把它们分清楚，后面调试起来会非常痛苦。

这一节，我带你把这俩家伙的底细摸清楚。咱们从来源、耦合、抑制到容限，一条线捋下来。

3.1 纹波来源分析

先说说纹波。纹波说白了就是电源输出端残留的交流分量。它通常跟开关频率有关，是有规律的。

纹波的主要来源有三个：

• 开关管动作：DC-DC转换器里的MOS管在不停地开和关。每次开关，电流都会突变，产生电压波动。这个波动频率就是开关频率，一般在几百kHz到几MHz。
• 输出电容的ESR：电容不是理想的。它内部有等效串联电阻（ESR）。当纹波电流流过ESR时，就会产生压降。ESR越大，纹波越大。我遇到过有人为了省钱用了普通电解电容，结果纹波直接超标两倍。
• 电感电流纹波：电感在充放电过程中，电流是三角波。这个三角波流过输出电容，就会在电容的ESR和ESL上产生电压纹波。

我个人习惯在设计初期就把纹波预算算清楚。比如一个3.3V供电的激光驱动器，纹波要求是±50mV。那我选DC-DC时，就会确保它的纹波不超过30mV，留出20mV的余量给PCB走线和负载瞬态。

3.2 噪声耦合机制

噪声比纹波麻烦多了。它没有固定频率，来源也五花八门。你想想看，光模块里同时跑着高速信号、时钟、电源，它们之间怎么可能不互相干扰？

噪声耦合主要有四种路径：

1. 传导耦合：噪声通过电源线、地线直接传播。比如一个数字芯片在翻转时，会从电源线上抽取大电流，造成电压跌落。这个跌落会沿着电源平面传到其他芯片。
2. 电容耦合：两个导体之间靠得近，就会形成寄生电容。高频信号可以通过这个寄生电容跳到电源线上。我记得有一次，一个25Gbps的信号线跟电源走线平行走了5mm，结果电源上测出了明显的25GHz分量。
3. 电感耦合：电流变化会产生磁场，磁场会在邻近的回路中感应出电压。这个在多层PCB里特别常见。地平面上的回流路径如果被切断，就会形成大的电流环路，产生很强的磁场辐射。
4. 辐射耦合：高频信号直接通过空间辐射到电源线上。这个在光模块的射频部分比较常见。

3.3 纹波抑制技术

好了，知道了来源和耦合，咱们聊聊怎么治它。纹波抑制，我一般分三步走：源头抑制、路径阻断、末端滤波。

第一步：源头抑制

• 选择低ESR的电容。陶瓷电容（MLCC）的ESR通常只有几毫欧，比电解电容好一个数量级。
• 提高开关频率。频率高了，电感可以选小一点，电容也可以小一点。但要注意，频率高了开关损耗也会增加。
• 采用多相降压。两相交错并联，纹波可以抵消掉一大半。

第二步：路径阻断

• 电源平面和地平面紧耦合。层间距越小，平面阻抗越低，噪声越难传播。
• 使用磁珠或电感隔离。磁珠对高频噪声有很好的抑制作用。我一般会在每个电源入口串一颗磁珠，再并一颗100nF电容。
• 分区供电。模拟电路和数字电路的电源要分开走，最后在一点汇合。

第三步：末端滤波

• π型滤波：电感+电容+电感，或者磁珠+电容+磁珠。这个结构对宽频噪声很有效。
• LC滤波：一个电感和一个电容组成低通滤波器。截止频率要选在开关频率的十分之一以下。
• 多级去耦：大电容（10μF~100μF）负责低频，小电容（100nF~1nF）负责高频，再小的（10pF~100pF）负责超高频。

3.4 噪声容限

噪声容限，说白了就是电路能容忍多大的噪声而不出错。这个指标直接决定了你的电源设计是否过关。

光模块中几个关键器件的噪声容限：

器件类型	典型供电电压	噪声容限（峰峰值）	说明
激光驱动器	3.3V	±50mV	直接影响眼图质量
TIA（跨阻放大器）	3.3V	±30mV	对电源噪声极其敏感
CDR（时钟数据恢复）	1.8V	±25mV	抖动要求严格
MCU/FPGA	1.2V	±50mV	数字电路相对宽松

你可能会问：这些容限是怎么来的？其实大部分来自芯片数据手册。但手册上给的往往是理想值。我个人的经验是，实际设计时要留出至少20%的余量。比如手册说±50mV，那我设计时就按±40mV来控。

为什么会这样？因为PCB上的走线阻抗、温度变化、老化效应都会让噪声变大。你想想看，一个模块在85°C下工作，电容的ESR会升高，电感的饱和电流会下降，噪声自然就上去了。

嗯，这里要注意一点：噪声容限不是越大越好。容限大了，意味着你要用更贵的电容、更复杂的滤波电路，成本就上去了。所以要在性能和成本之间找个平衡点。