一、PDN阻抗设计：从目标阻抗到去耦策略
各位工程师朋友，今天我们来聊聊PDN阻抗设计。说实话，这是光模块电源完整性里最核心的一环。我做了十几年硬件，见过太多因为PDN没处理好导致项目返工的案例。嗯，咱们一步步来拆解。
1.1 目标阻抗：你到底需要多低的阻抗？
目标阻抗这个概念，说白了就是——你的芯片要正常工作，电源得给它提供稳定的电压。电流突然变化时，电压不能掉太多。
公式很简单：
Z_target = (Vdd × Ripple%) / ΔI举个例子：
- Vdd = 1.8V，纹波要求3%
- ΔI = 2A（瞬态电流变化）
- Z_target = (1.8 × 0.03) / 2 = 27mΩ
关键点：目标阻抗不是越低越好。我见过有人盲目追求1mΩ，结果电容堆了一堆，成本翻倍，效果却一般。够用就行。
我的习惯：先算一个理论值，再留20%-30%的余量。比如算出来27mΩ，我一般按20mΩ去设计。
1.2 PDN网络构成：从VRM到芯片的每一环
PDN网络不是单一的东西。它是一整套链路。我把它拆成四个部分：
- VRM（电压调节模块）——电源的源头
- PCB走线/平面——传输的通道
- 去耦电容——能量的缓冲池
- 芯片封装/裸片——最终的用户
每一环都有自己的阻抗特性。串联起来，就形成了整个PDN的阻抗曲线。
注意：很多人只关注电容，忽略了PCB平面的寄生电感。我曾经在一个10G光模块项目里，就是因为平面电感太大，导致高频阻抗超标，眼图直接闭合。后来加了两个过孔才解决。
下面这张图是我画的PDN网络结构图，帮你理清思路：
1.3 阻抗曲线分析：读懂你的PDN健康状况
阻抗曲线就像PDN的心电图。你想想看，一条好的曲线应该是什么样的？
我的判断标准就三条：
- 全频段低于目标阻抗——这是底线
- 曲线尽量平坦——不要有尖锐的谐振峰
- 高频段不要翘起来——否则EMI会出问题
我记得有一次帮客户调试一个25G光模块，阻抗曲线在200MHz处有个大尖峰。查了半天，发现是0402电容的安装电感太大。换成0201封装后，尖峰直接消失了。
避坑指南：我曾经以为只要低频阻抗低就够了。结果高频段没处理好，芯片内部电源噪声耦合到输出，眼图质量一塌糊涂。记住——PDN是全频段的游戏。
1.4 去耦策略：电容不是越多越好
去耦电容的选择，说白了就是一场「频率匹配」的游戏。不同容值的电容，自谐振频率不同：
| 电容容值 | 封装 | 自谐振频率（约） | 适用频段 |
|---|---|---|---|
| 100μF | 1210 | ~100kHz | 低频去耦 |
| 10μF | 0805 | ~1MHz | 中频去耦 |
| 1μF | 0603 | ~10MHz | 中高频去耦 |
| 0.1μF | 0402 | ~100MHz | 高频去耦 |
| 10nF | 0201 | ~500MHz | 超高频去耦 |
我的去耦策略是这样的：
- 先算总电容——根据瞬态电流和允许的电压跌落，算出需要的总容值
- 再分频段分配——低频用大电容，高频用小电容，中间用中容值
- 最后优化布局——高频电容尽量靠近芯片引脚，走线越短越好
我的经验：光模块里，我一般用「3-2-1」法则——3种不同容值，2种不同封装，1个目标阻抗。这样既覆盖了频段，又不会堆太多电容。
注意：电容的ESR（等效串联电阻）不是越小越好。ESR太小，反而容易引起谐振。我一般选ESR在10-50mΩ之间的电容，既能有足够的阻尼，又不会太热。
嗯，PDN阻抗设计这块内容不少，但核心就三点：算准目标阻抗、理解网络构成、用好去耦策略。你只要把这三点吃透了，光模块的电源完整性就成功了一大半。
公众号:蓝海资料掘金营，微信deep3321