第一章：锁相环概述
各位同学好，我是老张。做射频收发芯片十几年了，今天咱们聊聊锁相环。说实话，锁相环这东西，刚入行时觉得挺简单——不就是个反馈系统嘛？后来真做项目了才发现，坑多着呢。
1.1 射频收发机中的频率合成需求
先说说为什么需要锁相环。你想想看，一部手机要能打电话、能上网、能连蓝牙，这些功能用的频率都不一样。GSM用900MHz，WiFi用2.4GHz，5G可能用到毫米波。总不能给每个频段都配一个独立的振荡器吧？
所以我们需要一个频率合成器。它能从一个稳定的参考源（比如晶振）出发，产生各种我们需要的频率。锁相环就是干这个的。
核心需求有三点：
- 频率精度：发射和接收必须对准，差个几十kHz可能就解调不出来了
- 相位噪声：说白了就是信号的"干净程度"，噪声大了会影响接收灵敏度
- 切换速度：比如跳频通信，需要在微秒级完成频率切换
我记得有个项目，客户要求锁相环在20μs内锁定到目标频率。当时我们用的传统电荷泵结构，死活做不到。后来换了分数分频架构才搞定。嗯，这个后面会细讲。
1.2 锁相环的基本架构与分类
锁相环的基本架构，说白了就是一个负反馈系统。我习惯把它分成三块：
- 鉴相器（PFD）：比较参考信号和反馈信号的相位差
- 环路滤波器（LF）：滤除高频噪声，决定环路动态特性
- 压控振荡器（VCO）：输出频率受电压控制
再加上分频器，就构成了一个完整的锁相环。你想想看，如果输出频率是参考频率的N倍，那分频器就把输出频率除以N，再送回鉴相器比较。环路锁定时，输出频率就等于N倍的参考频率。
个人经验：刚开始做设计时，我总喜欢把环路带宽设得很宽，觉得这样锁定快。结果相位噪声一塌糊涂。后来才明白，环路带宽和相位噪声是矛盾的，需要权衡。
锁相环的分类，主要看分频器：
| 类型 | 分频方式 | 优点 | 缺点 |
|---|---|---|---|
| 整数分频 | N为整数 | 结构简单，杂散小 | 频率分辨率受限于参考频率 |
| 分数分频 | N为小数 | 频率分辨率高 | 有分数杂散问题 |
我曾经在一个WiFi收发机项目里用过分数分频锁相环。当时为了抑制分数杂散，折腾了整整两个月。最后用了Σ-Δ调制器才把杂散压下去。这个后面会专门讲。
1.3 锁相环的核心性能指标
做锁相环设计，有三个指标你必须烂熟于心：相位噪声、杂散、锁定时间。
1.3.1 相位噪声
相位噪声，说白了就是信号的"抖动"。理想的正弦波在频域里应该是一根干净的谱线，但实际中会有噪声边带。这个噪声边带就是相位噪声。
为什么会这样？因为VCO本身有噪声，鉴相器、环路滤波器、分频器都会引入噪声。这些噪声叠加在一起，就形成了相位噪声。
避坑指南：我曾经犯过一个错误——只关注VCO的相位噪声，忽略了参考源的噪声。结果流片回来，锁相环的带内噪声比预期高了10dB。后来一查，是晶振的噪声太大。所以记住：锁相环的噪声是各个模块噪声的叠加，哪个都不能忽视。
相位噪声的单位是dBc/Hz@偏移频率。比如-120dBc/Hz@1MHz，意思是在偏离载波1MHz处，噪声功率比载波低120dB。这个值越小越好。
1.3.2 杂散
杂散和相位噪声不同。相位噪声是连续的，杂散是离散的谱线。常见的杂散来源有：
- 参考杂散：由鉴相频率泄漏引起，出现在参考频率的整数倍处
- 分数杂散：分数分频锁相环特有的，出现在分数频率处
- 电源杂散：电源纹波调制到VCO上产生的
我记得有个项目，锁相环输出在100kHz偏移处有一个-50dBc的杂散。客户要求必须低于-70dBc。查了半天，发现是PCB布局不合理，鉴相器的输出信号串扰到了VCO的调谐端。重新布局后，杂散降到了-75dBc。
1.3.3 锁定时间
锁定时间，就是从频率切换命令发出到锁相环稳定锁定的时间。这个指标在跳频通信中特别重要。
锁定时间受环路带宽影响很大。环路带宽越宽，锁定越快。但带宽宽了，相位噪声会变差。所以这是个trade-off。
我的建议：如果锁定时间要求很苛刻，可以考虑用自适应带宽技术。锁定时用宽带宽快速锁定，锁定后切换到窄带宽降低噪声。我在一个蓝牙项目里用过这个方案，效果不错。
下面这张图展示了锁相环的核心知识体系：
这三个指标是相互制约的。你想想看，想要锁定时间短，就得把环路带宽设宽，但带宽宽了，带外相位噪声就压不下去。想要相位噪声好，就得用窄带宽，但锁定时间又长了。这就是设计的艺术所在。
好了，第一章就讲到这里。锁相环的基本概念先有个印象，后面我们会一步步深入每个模块的设计细节。
公众号:蓝海资料掘金营，微信deep3321