第四章 环路滤波器设计：无源与有源、阶数与稳定性

环路滤波器，说白了就是锁相环的「大脑」。它决定了整个环路的动态响应和噪声性能。我做了这么多年射频芯片，见过太多因为环路滤波器没设计好导致整个PLL无法锁定的案例。今天咱们就把这块硬骨头啃下来。

4.1 无源环路滤波器 vs 有源环路滤波器

先说说最基础的选择问题：用无源还是有源？

无源滤波器，就是电阻电容的组合。它简单、不耗电、噪声低。我个人的习惯是，只要电荷泵输出电压范围够用，优先选无源。为什么呢？因为它不会引入额外的噪声源。

但无源有个硬伤——它会有直流压降。你想想看，如果VCO的调谐电压需要1.8V，而电荷泵只能输出0~1.2V，那无源滤波器就无能为力了。

有源滤波器，核心是个运放。它能提供电压增益，把电荷泵的输出电压「抬」到VCO需要的范围。代价是什么？运放本身会引入噪声和功耗。我在一个28nm的项目里用过有源滤波器，当时VCO需要2.5V调谐电压，而电荷泵只有1.8V供电，没办法，只能上有源。

4.2 滤波器阶数与环路稳定性

阶数越高，对带外噪声的抑制越好。但代价是什么？稳定性变差。

二阶滤波器是最常见的。它由一个积分器和一个低通极点组成。三阶呢？再加一个极点。四阶？再加一个。但你要记住，每增加一阶，相位裕度就会下降一些。

为什么会这样？每个极点都会贡献-90°的相移。二阶滤波器在穿越频率处大概有60°的相位裕度，三阶就掉到45°左右，四阶可能只剩30°了。我见过一个团队，为了追求带外抑制硬上了四阶滤波器，结果环路振荡了——相位裕度不够，环路不稳定。

一般来说，我建议：

• 消费类芯片：二阶或三阶就够了
• 高性能通信芯片：三阶，相位裕度留50°以上
• 特殊需求（极低杂散）：四阶，但要做好稳定性验证

4.3 环路带宽与相位裕度

环路带宽，决定了PLL的锁定速度和噪声性能。带宽越宽，锁定越快，但带内噪声会变大。带宽越窄，锁定越慢，但带外抑制更好。

相位裕度，是衡量环路稳定性的核心指标。我个人的经验是：

• 相位裕度 < 30°：环路可能振荡，别用
• 相位裕度 30°~45°：勉强能用，但瞬态响应有振铃
• 相位裕度 45°~60°：理想区间，锁定快、过冲小
• 相位裕度 > 60°：太保守了，锁定时间会变长

你想想看，为什么45°~60°最好？因为在这个区间内，环路的闭环传递函数没有明显的峰值，瞬态响应既快又稳。我一般把目标定在55°左右，留点余量。

4.4 滤波器元件取值计算

好了，理论说完了，咱们来点实际的。怎么算电阻电容的值？

以一个三阶无源滤波器为例。它的结构是：一个积分电容C1，串联一个电阻R2和一个电容C2，再串联一个电阻R3和一个电容C3。

设计步骤是这样的：

1. 确定环路带宽ωc和相位裕度φm
2. 计算电荷泵电流Icp和VCO增益Kvco
3. 根据公式计算C1、R2、C2、R3、C3

具体的公式我就不列了，直接给个计算示例：

// 设计参数
f_ref = 40 MHz      // 参考频率
Icp = 100 μA        // 电荷泵电流
Kvco = 100 MHz/V    // VCO增益
ωc = 2π × 2 MHz     // 环路带宽
φm = 55°            // 相位裕度

// 计算结果（三阶滤波器）
C1 = 12.5 pF        // 积分电容
R2 = 8.2 kΩ         // 串联电阻
C2 = 3.2 pF         // 第二个电容
R3 = 2.1 kΩ         // 第二个电阻
C3 = 0.8 pF         // 第三个电容

嗯，这里要注意：实际取值时，电容值要选标准值，电阻也是。我一般会先算理论值，然后取最接近的标准值，再仿真验证一下相位裕度有没有掉太多。

我曾经在一个项目中，算出来的C1是18.7pF，但手头只有15pF和22pF。选了22pF，结果环路带宽从2MHz掉到了1.6MHz，锁定时间长了30%。后来我学了一招：用两个电容并联，15pF+3.9pF=18.9pF，完美匹配。

4.5 知识体系总览

下面这张图，是我自己总结的环路滤波器设计流程，你照着走基本不会出错：

这张图把整个设计流程串起来了。从左到右，从上到下，每一步都有对应的参数和常见问题。我建议你把它打印出来贴在工位上，设计时对照着走一遍。

---

公众号:蓝海资料掘金营，微信deep3321