第三节 电荷泵（Charge Pump）设计

电荷泵，说白了就是锁相环里的“油门”和“刹车”。它把鉴频鉴相器输出的UP/DN数字信号，转换成模拟电流，去控制环路滤波器上的电压。这个模块看着简单，但坑特别多。我刚开始做PLL那会儿，就在电荷泵上栽过跟头——流片回来发现锁定时间不对，一查，原来是电流失配搞的鬼。

3.1 电荷泵的基本拓扑

最常见的电荷泵结构，就是两个电流源加两个开关。一个给环路滤波器充电，一个放电。嗯，原理上就是这么回事。

我习惯把电荷泵分成两大类：

• 单端电荷泵：结构简单，但容易受电源噪声影响。适合对噪声要求不高的应用。
• 差分电荷泵：抗共模噪声能力强，但功耗翻倍。我在做高速SerDes的PLL时，就偏爱这种结构。

下面这张图，是我自己总结的电荷泵设计知识体系，你看看就明白了：

3.2 电流失配与充放电不匹配

电流失配，就是充电电流I_up和放电电流I_dn不一样。为什么会这样？你想想看，PMOS和NMOS的迁移率天生就不一样，再加上工艺偏差，想做到完全匹配，难。

失配带来的后果很直接：

• 静态相位误差：锁相环锁定时，UP和DN的脉宽不一样，导致VCO控制电压上出现纹波
• 参考杂散增大：这个纹波会调制VCO，在输出频谱上产生杂散
• 锁定时间变长：环路需要额外的时间来补偿这个误差

怎么解决失配问题？我总结了几个实用方法：

1. 使用共源共栅（Cascode）电流源：提高输出阻抗，减小电压变化对电流的影响
2. 增加电流源管的过驱动电压：V_od越大，电流匹配性越好，但会牺牲摆幅
3. 采用动态匹配技术：比如DEM（动态元件匹配），轮流使用多个电流源
4. 校准：上电时测一下失配，用DAC微调电流

这里给个简单的电流源设计示例：

// 电荷泵电流源尺寸估算（0.18um CMOS工艺）
// 目标电流：100uA，过驱动电压：200mV

// NMOS电流源
W/L = (2 * I) / (un * Cox * V_od^2)
    = (2 * 100e-6) / (400e-6 * 0.2^2)
    = 12.5  // 取W=2um, L=0.16um

// PMOS电流源（匹配NMOS）
W/L = (2 * I) / (up * Cox * V_od^2)
    = (2 * 100e-6) / (100e-6 * 0.2^2)
    = 50    // 取W=8um, L=0.16um

3.3 电荷泵的噪声与纹波

电荷泵的噪声，主要来自电流源管的闪烁噪声和热噪声。闪烁噪声在低频段特别烦人，会恶化PLL的带内相位噪声。

纹波呢，主要是开关动作引起的。每次UP或DN脉冲到来，都会在环路滤波器上产生一个电压跳变。这个跳变的大小，取决于：

因素	影响	解决办法
开关电荷注入	开关关断时，沟道电荷会注入到输出节点	使用互补开关、增加dummy管
时钟馈通	时钟信号通过寄生电容耦合到输出	减小开关尺寸、使用差分结构
电流源噪声	电流源管的1/f噪声和热噪声	增大管子面积、使用PMOS输入

我记得有一次做蓝牙收发芯片，PLL的带内相位噪声怎么也压不下去。折腾了两周，最后发现是电荷泵电流源的闪烁噪声在作怪。把电流源管面积翻了一倍，噪声立马降了6dB。所以说，面积换噪声，在电荷泵设计里是硬道理。

3.4 宽摆幅电荷泵设计技巧

宽摆幅电荷泵，说白了就是让输出电压能接近电源轨和地轨。为什么需要这个？因为VCO的调谐电压范围越宽，频率覆盖范围就越大。

但问题来了：输出电压靠近电源轨时，PMOS电流源会进入线性区，电流就不准了。靠近地轨时，NMOS电流源也会出问题。

我常用的几种宽摆幅方案：

• 折叠式Cascode：把电流源折叠一下，输出摆幅能到VDD-2V_od到VSS+2V_od
• 轨到轨运放辅助：用运放把电流源的漏端电压钳住，保证电流恒定
• 电流转向技术：不直接开关电流源，而是把电流转向到地或电源

最后说一句，电荷泵设计没有银弹。每个项目都要在噪声、失配、摆幅、功耗之间做权衡。我的建议是：先明确你的PLL指标，再回头选电荷泵结构。别一上来就追求宽摆幅，结果噪声炸了，得不偿失。

---