第4章：DDR时钟系统——差分时钟、PLL与DLL、时钟树与skew控制

各位同学，大家好。今天我们聊DDR物理层里最核心、也最容易出问题的一个模块——时钟系统。

时钟，说白了就是DDR系统的“心跳”。心跳乱了，整个系统就崩了。我在做DDR3时代的一个项目时，就因为时钟抖动大了那么几十皮秒，结果数据眼图死活睁不开。从那以后，我对时钟设计就特别较真。

4.1 差分时钟：CK_t与CK_c

DDR的时钟是差分信号，一对线：CK_t（正端）和CK_c（负端）。为什么不用单端时钟？

原因很简单：抗干扰。差分信号对共模噪声有天然的抑制能力。你想想看，如果外界噪声同时耦合到两根线上，接收端看的是差值，噪声就被抵消了。

我个人的设计习惯是：

• CK_t和CK_c必须等长布线，误差控制在±5 mil以内
• 差分阻抗严格控制在100Ω ± 10%
• 走线尽量走内层，避免跨分割

嗯，这里要注意：差分时钟的共模电压不是随便定的。它决定了接收端的工作点。我曾经遇到过一个案例，因为Vcm偏移了50mV，导致整个DDR接口的时序裕量直接归零。

4.2 PLL与DLL原理

DDR系统里，PLL和DLL是两个绕不开的模块。很多人搞混它们，其实区别很明确：

• PLL（锁相环）：用来倍频/分频，产生高频时钟
• DLL（延迟锁相环）：用来调整相位，补偿延迟

4.2.1 PLL的工作原理

PLL的核心是负反馈。它把输出时钟和参考时钟做相位比较，然后调整VCO（压控振荡器）的频率，直到两者锁定。

我画了一张简化的PLL结构图，大家看看：

实际项目中，PLL最让人头疼的是抖动。我见过一个案例，PLL的电源纹波大了20mV，输出时钟的周期抖动直接翻倍。所以，PLL的供电一定要单独处理，用LDO隔离。

4.2.2 DLL的工作原理

DLL和PLL不同，它不产生频率，只调整延迟。DLL的核心是一个延迟链，通过控制延迟单元的级数，让输出时钟和输入时钟对齐。

DLL在DDR里的典型应用是DQS的相位调整。DQS需要和CK保持90度相位差，这个就是靠DLL实现的。

我个人的经验是：DLL的锁定时间要留够。有些芯片的DLL锁定需要几百个时钟周期，如果初始化时序没处理好，系统可能直接挂掉。

4.3 时钟树综合与skew控制

时钟树综合（Clock Tree Synthesis, CTS）是后端设计里最耗时的一步。目标很简单：让时钟信号同时到达所有触发器。

但现实很骨感。因为走线长度不同、负载不同、工艺偏差不同，时钟到达时间总有差异。这个差异就叫skew。

4.3.1 Skew的分类

• 全局skew：芯片内任意两个触发器之间的时钟偏差
• 局部skew：相邻触发器之间的时钟偏差
• 抖动（jitter）：时钟边沿的随机波动

DDR对skew的要求非常苛刻。以DDR4为例，CK和DQS之间的skew必须控制在±100 ps以内。超过这个值，数据采样就可能出错。

4.3.2 时钟树综合的实践要点

我在做DDR时钟树时，有几个原则：

1. 先粗后细：先做全局时钟分布，再优化局部细节
2. 平衡负载：每个时钟分支的负载尽量一致
3. 屏蔽干扰：时钟线两侧加地线保护
4. 预留余量：仿真时留20%的skew余量

举个例子，我曾经在一个DDR5项目中，因为时钟树上的一个buffer驱动能力不够，导致远端触发器的时钟边沿变缓，setup时间直接不够。后来换成了驱动能力更强的buffer，问题才解决。

4.3.3 Skew的补偿方法

如果skew实在调不下来，可以用以下方法补偿：

• 插入延迟单元：在快的路径上插入buffer，人为增加延迟
• 调整时钟相位：通过DLL微调时钟相位
• 使用可编程延迟线：在DDR PHY里，每个DQ lane都有独立的延迟调整

嗯，这里要提醒一下：补偿skew的时候，一定要考虑PVT（工艺、电压、温度）变化。在低温下调好的skew，到了高温可能就变了。

好了，这一章的内容就到这里。时钟系统是DDR物理层的基石，理解透了，后面的数据采样、读写训练才能学得轻松。

---

公众号:蓝海资料掘金营，微信deep3321