第二章：Retimer布局黄金法则
好，咱们直接进入正题。Retimer这玩意儿，说白了就是个信号中继站。但放哪儿、离谁近、离谁远，这里头的门道可不少。我见过太多板子，Retimer选型没问题，原理图也画得漂漂亮亮，结果一布局，全毁了。
为什么会这样？因为很多人把Retimer当成了普通的buffer或者redriver。其实不是的。Retimer内部有CDR（时钟数据恢复）电路，它对参考时钟的抖动、电源的噪声、走线的阻抗都极其敏感。你把它放错了位置，它不但不能帮你改善信号，反而可能成为新的噪声源。
核心原则：Retimer的摆放位置，本质上是在做一场「信号质量」与「系统时序」的博弈。靠近连接器，信号干净但时序紧张；靠近SoC，时序宽松但信号可能已经劣化。
2.1 Retimer芯片的摆放位置：靠近连接器还是靠近SoC？
这个问题，我每次培训都会被问到。我的回答是：优先靠近连接器。
你想想看，信号从连接器进来，经过PCB走线，再到Retimer。这段路径上，信号最容易受到干扰。尤其是高速信号，比如PCIe Gen5、USB4、56G PAM4，走线稍微长一点，眼图就闭上了。Retimer的作用，就是在这段路径的末端，把信号重新「洗干净」。
我个人习惯，把Retimer放在距离连接器不超过500mil的位置。注意，我说的是芯片的中心到连接器的焊盘，不是芯片的边缘。这个距离，我踩过坑。有一次项目，我把Retimer放到了距离连接器1200mil的位置，结果眼图测试死活过不了。后来把Retimer挪近了，问题迎刃而解。
我的经验：如果你用的是PCIe Gen4或更高速率的协议，Retimer到连接器的距离建议控制在300-500mil。超过800mil，你就得小心了。我曾经在800mil的走线上看到过明显的ISI（码间干扰），眼高直接掉了30%。
那什么时候可以靠近SoC呢？有两种情况：
- 连接器到SoC的走线非常短（比如小于2英寸），且中间没有其他干扰源。这时候Retimer放哪儿都行，但靠近SoC可以节省走线空间。
- 系统中有多个Retimer级联，且第一个Retimer已经靠近连接器了。后面的Retimer自然要靠近SoC或者下一级芯片。
2.2 Retimer与连接器的距离控制
这个距离控制，其实是个「度」的问题。太近了不行，太远了也不行。
太近了会怎样？连接器是机械结构，插拔的时候会有应力。如果Retimer离得太近，应力可能传递到芯片的焊盘上，导致虚焊或者焊盘开裂。我见过一个案例，Retimer离连接器只有100mil，结果产线测试时发现大量虚焊。后来把距离拉到300mil，问题就解决了。
太远了会怎样？信号在长走线上衰减，眼图变差。Retimer虽然能恢复信号，但也是有极限的。如果输入信号的质量太差，Retimer的CDR可能锁定失败，或者输出信号的抖动超标。
我给大家一个参考值：
| 信号速率 | 推荐距离（Retimer到连接器） | 最大距离（紧急情况） |
|---|---|---|
| PCIe Gen3 (8Gbps) | 300-600 mil | 1000 mil |
| PCIe Gen4 (16Gbps) | 200-500 mil | 800 mil |
| PCIe Gen5 (32Gbps) | 150-400 mil | 600 mil |
| USB4 (20Gbps) | 200-500 mil | 700 mil |
注意：以上数值是基于FR4板材、常规走线宽度的经验值。如果你用的是低损耗板材（如Megtron 6），距离可以适当放宽。但无论如何，不要超过最大距离。
2.3 Retimer与SoC的距离控制
Retimer到SoC的距离，相对宽松一些。因为信号经过Retimer后，已经被重新整形和定时，质量好了很多。但也不是可以随便放。
我个人建议，Retimer到SoC的距离控制在2-4英寸之间。为什么是这个范围？
- 小于2英寸：走线太短，Retimer的输出端可能反射回Retimer，造成信号质量下降。尤其是当SoC的输入阻抗不匹配时，反射会更严重。
- 大于4英寸：走线太长，虽然信号质量好，但会增加PCB的布局难度。而且，长走线会引入额外的延迟，可能影响系统的时序预算。
我记得有一次，一个学员问我：「老师，我把Retimer放到SoC旁边，距离只有500mil，行不行？」我说：「你测过眼图吗？」他测了，结果发现眼图上有明显的过冲。后来把Retimer挪到2英寸的位置，过冲消失了。这就是反射的典型表现。
避坑指南：我曾经在Retimer到SoC的走线上，因为距离太近（1.2英寸），导致Retimer的输出端和SoC的输入端之间形成了驻波。眼图看起来像鬼影一样。后来加长了走线，并在SoC端加了AC耦合电容，问题才解决。
2.4 多Retimer级联时的布局策略
多Retimer级联，常见于长距离传输或者多通道系统。比如，一个PCIe Gen5 x16的插槽，可能需要2-4个Retimer来保证信号质量。
级联布局的核心策略是：分段处理，逐级优化。说白了，就是把整个链路分成若干段，每段由一个Retimer负责。每个Retimer只负责恢复自己那一段的信号。
具体怎么做？我给大家画个图：
你看这个图，三个Retimer级联。第一个靠近连接器（400mil），第二个和第三个在中间，最后一个靠近SoC（3英寸）。每个Retimer之间的距离控制在2-4英寸之间。
这里有几个要点：
- 第一个Retimer必须靠近连接器。这是信号进入PCB的第一道关口，必须把信号恢复好。
- 中间的Retimer间距要均匀。不要一个近一个远，否则信号质量会不一致。我建议间距差异控制在±10%以内。
- 最后一个Retimer靠近SoC。但不要太近，至少保持2英寸的距离，避免反射。
重要提醒：多Retimer级联时，每个Retimer的参考时钟必须同源。否则，不同Retimer之间的CDR会产生频率偏差，导致数据错误。我曾经在一个项目里，用了两个不同晶振给Retimer供时钟，结果链路误码率高达10^-6。后来改成同源时钟，误码率降到10^-12以下。
2.5 布局中的其他注意事项
除了位置和距离，还有几个细节，我建议大家注意：
- 参考时钟走线：Retimer的参考时钟走线要短、要直、要远离其他高速信号。我习惯把参考时钟走线放在内层，上下都有地平面屏蔽。
- 电源去耦：Retimer对电源噪声非常敏感。每个电源引脚旁边都要放一个0.1uF的电容，且电容要尽量靠近引脚。我见过有人把电容放到了500mil之外，那基本等于没放。
- 地平面完整性：Retimer下方要有完整的地平面，不要有分割。如果必须跨分割，至少保证Retimer的参考地是连续的。
- 散热：Retimer工作时会发热，尤其是多通道的Retimer。如果布局空间允许，可以在Retimer周围留一些散热过孔，或者加一个小的散热片。
我的一个小习惯：布局完成后，我会用仿真软件跑一下Retimer到连接器的走线阻抗。如果阻抗偏差超过±10%，我会调整走线宽度或者层叠结构。这一步虽然花时间，但能避免很多后期的问题。
好了，关于Retimer的布局黄金法则，我就讲这么多。记住一句话：Retimer是信号的「救火队员」，你得把它放在火源最近的地方。靠近连接器，控制好距离，注意级联策略，你的高速设计就能少走很多弯路。
公众号:蓝海资料掘金营，微信deep3321