第四章：Retimer参考时钟设计
各位工程师朋友，今天我们来聊聊Retimer的参考时钟。说实话，这个知识点在高速设计中经常被忽视，但恰恰是决定系统成败的关键一环。我见过太多项目，SerDes链路跑不起来，最后查来查去，问题就出在参考时钟上。
4.1 参考时钟的布线要求
Retimer的参考时钟，常见的是100MHz或156.25MHz。别以为频率不高就可以随便走线。我跟你讲，这里面的门道多着呢。
核心原则：参考时钟的抖动，会直接传递给Retimer输出的高速信号。时钟抖一分，数据抖十分。
4.1.1 阻抗控制
参考时钟走线，必须做50Ω单端阻抗控制。我习惯用微带线，走线宽度按板厂提供的阻抗计算表来。差分时钟的话，就是100Ω差分阻抗。
4.1.2 走线长度匹配
差分时钟对，正负两端的长度差控制在5mil以内。这个要求不算苛刻，但很多新手会忽略。我记得有一次，一个同事的板子时钟抖动超标，查了半天，就是差分对差了15mil。
4.1.3 隔离与屏蔽
参考时钟走线，要远离以下干扰源：
- 开关电源的电感、MOS管
- 高频数据线（尤其是SerDes TX/RX）
- 时钟发生器本身（避免自耦合）
我一般会在时钟走线两侧加地孔墙，间距不超过λ/20。说白了，就是每隔100-200mil打一个地孔，把时钟信号包起来。
4.1.4 参考平面
时钟走线下方，必须是完整的地平面。绝对不能跨分割！我曾经在一个项目中，时钟线跨了电源分割，结果眼图直接闭合了。嗯，那教训太深刻了。
4.2 时钟抖动对Retimer性能的影响
时钟抖动，说白了就是时钟边沿的位置在随机变化。Retimer内部用这个时钟去采样数据，抖动大了，采样点就飘了。
警告：Retimer的参考时钟抖动，会直接叠加到输出数据的抖动上。这不是1:1的关系，而是放大关系！
为什么会这样？因为Retimer内部有一个CDR（时钟数据恢复）电路。CDR会跟踪输入数据的相位，但参考时钟的抖动会干扰这个跟踪过程。结果就是：输出数据的抖动 = 输入数据抖动 + 参考时钟抖动 × 放大系数。
这个放大系数，不同厂家、不同速率下不一样。我见过最夸张的，放大系数到了5倍。也就是说，参考时钟抖动1ps，输出数据抖动就多了5ps。
| 时钟抖动类型 | 对Retimer的影响 | 典型容忍值 |
|---|---|---|
| 随机抖动（RJ） | 增加输出数据的随机抖动 | < 0.5ps RMS |
| 确定性抖动（DJ） | 引起输出数据的确定性抖动 | < 2ps p-p |
| 周期抖动（PJ） | 产生低频调制，影响CDR锁定 | < 1ps p-p |
所以，选时钟源的时候，一定要看抖动指标。我个人习惯，参考时钟的RMS抖动控制在0.3ps以内，峰峰值控制在1ps以内。这样留给Retimer的裕量才够。
4.3 时钟源选择：晶体 vs 振荡器
这个问题，几乎每个项目都会遇到。晶体（Crystal）和振荡器（Oscillator），到底选哪个？
4.3.1 晶体（Crystal）
晶体本身只是一个谐振器，需要配合芯片内部的振荡电路才能工作。优点就是便宜，而且频率精度可以做得比较高。
但缺点也很明显：
- 起振时间慢，有时候要几毫秒
- 对PCB布局敏感，负载电容要精确匹配
- 抖动性能一般，尤其是高频晶体
我建议，如果Retimer对抖动要求不高（比如速率低于10Gbps），可以用晶体方案。但要注意，晶体的负载电容一定要按datasheet来选，别想当然。
4.3.2 振荡器（Oscillator）
振荡器是晶体+振荡电路的集成封装。输出已经是方波或正弦波，直接给Retimer用就行。
优点：
- 抖动性能好，尤其是高精度振荡器
- 使用方便，不需要额外匹配
- 起振快，上电即用
缺点就是贵，而且体积大一点。
我的建议：对于25Gbps以上的Retimer，老老实实用振荡器。别为了省几毛钱，把整个链路的性能搭进去。我吃过这个亏，真的不值得。
4.4 时钟分配拓扑：H-tree vs 菊花链
当系统中有多个Retimer时，时钟怎么分配？常见的有两种拓扑：H-tree和菊花链。
4.4.1 H-tree拓扑
H-tree，顾名思义，就是像字母"H"一样，从中心向四周对称分配时钟。这种拓扑的好处是：
- 每个Retimer的时钟路径长度相等
- 时钟相位一致性好
- 对抖动影响小
但缺点也很明显：走线长度长，占用PCB面积大。而且，如果Retimer数量多，H-tree的级数就多，走线复杂度急剧上升。
4.4.2 菊花链拓扑
菊花链就是从一个Retimer的时钟输出，接到下一个Retimer的时钟输入，依次串联。
优点：走线简单，节省面积。
缺点：
- 每个Retimer的时钟相位不同
- 抖动会逐级累积
- 最后一个Retimer的时钟质量最差
我一般怎么选？看系统对时钟相位的要求。如果所有Retimer需要同频同相（比如做同步），那就用H-tree。如果只是各自工作，相位无所谓，那菊花链也能凑合。
避坑指南：我曾经在一个项目中，用了菊花链给4个Retimer分配时钟。结果最后一个Retimer的眼图完全打不开。后来换成H-tree，问题就解决了。所以，对于高速Retimer（25Gbps以上），我强烈建议用H-tree。
4.5 知识体系总览
下面这张图，是我自己总结的参考时钟设计知识体系。你把它存下来，做项目的时候对照着检查，基本不会出大问题。
好了，关于Retimer参考时钟设计，核心就是这些。记住：时钟是高速链路的命脉，别在它上面省钱省事。下一章，我们聊聊Retimer的电源设计，那个坑更多。
公众号:蓝海资料掘金营，微信deep3321