一、多晶硅耗尽效应概述

什么是多晶硅耗尽效应？

多晶硅耗尽效应，说白了就是——栅极多晶硅里出现了一个「耗尽层」。

正常工作时，我们在栅极上加电压，多晶硅应该是良导体，电荷均匀分布。但实际情况是，多晶硅靠近栅氧化层的那一面，载流子会被「吸走」，形成一个耗尽区。这个区域电阻变大，电压降了一部分，真正作用在沟道上的电场就变小了。

我刚开始接触这个效应时，总觉得它是个小问题。直到有一次，我在调试一个0.13μm工艺的SRAM单元，发现阈值电压怎么调都不对。折腾了两天，最后发现是多晶硅耗尽在作怪。嗯，从那以后我再也不敢小看它了。

物理机制：为什么会发生？

你想想看，多晶硅和单晶硅本质上都是硅，只是晶粒结构不同。当我们在栅极上加正电压（NMOS为例），多晶硅中的空穴会被推向栅氧化层界面。如果掺杂浓度不够高，这些空穴被「赶走」后，留下的就是带负电的电离受主，形成一个耗尽区。

这个耗尽区的宽度，取决于两个因素：

• 掺杂浓度——浓度越高，耗尽区越窄
• 栅压大小——电压越高，耗尽区越宽

我记得在90nm工艺节点之前，大家都不太在意这个效应。因为那时候多晶硅掺杂浓度能做到10²⁰ cm⁻³以上，耗尽区只有零点几纳米，几乎可以忽略。但到了深亚微米，情况就变了。

为什么在深亚微米工艺中变得重要？

这个问题，我分三点来说：

1. 栅氧化层变薄——深亚微米工艺中，栅氧厚度从几十纳米降到几纳米甚至1纳米左右。栅氧越薄，同样的耗尽层厚度造成的电压损失占比就越大。举个例子，如果耗尽层等效厚度是0.5nm，栅氧是5nm，那损失是10%；如果栅氧降到1.5nm，损失就变成了25%！
2. 掺杂浓度受限——多晶硅的掺杂浓度不是想提就能提的。浓度太高，掺杂原子会穿透栅氧化层进入沟道，造成阈值电压漂移。我见过一个案例，就是因为多晶硅掺杂浓度过高，导致B穿透效应，整个批次的芯片阈值电压都不合格。
3. 工作电压降低——深亚微米工艺的工作电压从5V降到1.8V、1.2V甚至更低。电压越低，耗尽层造成的电压损失占比就越大，对电路性能的影响就越明显。

工艺节点	栅氧厚度	多晶硅掺杂浓度	耗尽效应影响
0.35μm	7-8 nm	~10²⁰ cm⁻³	可忽略
0.18μm	3-4 nm	~5×10¹⁹ cm⁻³	开始显现
90nm	1.5-2 nm	~3×10¹⁹ cm⁻³	不可忽视
45nm以下	<1.5 nm	~2×10¹⁹ cm⁻³	严重影响

多晶硅耗尽效应的等效模型

在电路仿真中，我们通常把多晶硅耗尽效应等效为一个额外的电容串联在栅极上。这个电容的厚度就是耗尽层的厚度，它和栅氧化层电容串联，总电容就变小了。

用公式表示就是：

1/C_total = 1/C_ox + 1/C_poly_depletion

其中：
C_ox = ε_ox / t_ox
C_poly_depletion = ε_si / t_depletion

t_depletion ≈ sqrt(2ε_si·φ_s / (q·N_poly))

这里t_depletion就是耗尽层厚度，N_poly是多晶硅掺杂浓度。你看，掺杂浓度越低，耗尽层越厚，总电容就越小。

知识体系结构图

实际工程中的影响

在深亚微米工艺中，多晶硅耗尽效应会带来几个实际问题：

• 驱动电流下降——有效栅压降低，沟道反型层电荷减少，Ids下降。我见过最严重的情况，驱动电流下降了12%。
• 阈值电压漂移——耗尽效应导致阈值电压测量值偏大，影响电路时序分析。
• 跨导降低——gm下降，放大器增益受影响。
• 噪声性能恶化——有效栅压降低，导致1/f噪声增加。

---