4. 对栅极电容的影响：多晶硅耗尽如何降低栅极有效电容？C-V特性曲线畸变

好，咱们接着聊多晶硅耗尽效应。前面几节我们分析了它对阈值电压和电流驱动能力的影响，这一节我们来看看它对栅极电容的影响。说实话，这个影响在实际电路设计中往往被低估，但它带来的问题——C-V特性曲线畸变——在模拟电路和射频电路中可是个大麻烦。

4.1 栅极电容的基本构成

先简单回顾一下。MOSFET的栅极电容，说白了就是栅极到沟道之间的总电容。它主要由两部分组成：

• 氧化层电容（C_ox）：由栅氧化层厚度决定，是个固定值
• 耗尽层电容（C_dep）：由硅表面耗尽层宽度决定，随偏压变化

正常情况下，这两部分是串联关系。但当我们用多晶硅做栅极时，事情就变得复杂了——多晶硅本身也会产生耗尽层，这就多了一个串联电容。

4.2 多晶硅耗尽如何降低有效电容？

为什么会降低？你想想看，串联电容中，最小的那个电容起主导作用。多晶硅耗尽层电容通常比氧化层电容小得多，尤其是在强反型区。

我记得有一次在调试一个65nm工艺的环形振荡器时，发现振荡频率比预期低了将近15%。一开始以为是寄生电阻的问题，折腾了好几天。后来用TCAD一仿真，才发现是多晶硅耗尽效应把栅极有效电容降低了，导致驱动能力下降，频率自然就上不去了。

具体来说，多晶硅耗尽对栅极电容的影响可以分为三个区域：

工作区域	多晶硅耗尽程度	对栅极电容的影响
积累区（VG < VFB）	几乎无耗尽	影响很小，C≈Cox
耗尽区（VFB < VG < Vth）	开始出现耗尽	电容开始下降，C-V曲线斜率变缓
强反型区（VG > Vth）	耗尽最严重	电容明显降低，远低于Cox

4.3 C-V特性曲线畸变

正常情况下，MOSFET的C-V曲线应该是这样的：从积累区的高电容，经过耗尽区的下降，再到强反型区的回升。但多晶硅耗尽效应会让这个曲线发生畸变。

畸变主要体现在两个方面：

1. 峰值电容降低：强反型区的电容值达不到理论上的C_ox，而是明显偏低
2. 过渡区变宽：从耗尽到反型的过渡变得平缓，曲线斜率减小

我曾经在给一个客户做器件建模时，发现他们的C-V测量数据跟BSIM模型对不上。折腾了半天，最后发现是多晶硅掺杂浓度不够，导致耗尽效应异常严重。那批器件的多晶硅掺杂浓度只有标称值的60%，C-V曲线简直像被压扁了一样。

4.4 用TCAD仿真看C-V畸变

下面我给出一个简单的TCAD仿真脚本，用来观察多晶硅耗尽对C-V特性的影响。这个脚本我习惯用Sentaurus工具跑，但思路同样适用于其他TCAD工具。

# 定义器件结构
set poly_doping 1e20   ;# 多晶硅掺杂浓度
set ox_thickness 2e-7  ;# 氧化层厚度

# 创建MOS结构
contact name="gate" 
contact name="substrate"

# 扫描栅极电压
set Vg_start -1.0
set Vg_end 1.5
set Vg_step 0.05

# 计算小信号电容
foreach Vg [expr $Vg_start + $Vg_step] {
    set bias [expr $Vg]
    # 在栅极施加小信号扰动
    # 提取栅极电流的虚部
    set Cgg [expr imag($Igate) / (2 * 3.14159 * 1e6)]
    puts "Vg=$bias V, Cgg=$Cgg F"
}

4.5 如何缓解这个问题？

既然多晶硅耗尽会降低栅极电容，那怎么解决？其实方法不多，但都很有效：

• 提高多晶硅掺杂浓度：这是最直接的方法。把掺杂浓度做到1e20 cm^-3以上，耗尽层宽度就会显著减小
• 使用金属栅极：金属栅极没有耗尽问题，C-V曲线非常干净。这也是为什么先进工艺都转向金属栅极的原因之一
• 优化退火工艺：适当的退火可以让掺杂原子激活更充分，减少多晶硅中的缺陷

我个人比较推荐第二种方案——金属栅极。虽然工艺复杂度增加了，但带来的好处是全面的，不仅仅是电容问题。当然，如果你受限于成本或现有工艺线，那就老老实实把多晶硅掺杂做好。

4.6 小结

多晶硅耗尽对栅极电容的影响，说白了就是给电容路径上串了一个可变电阻。这个电阻在强反型区最大，导致有效电容下降，C-V曲线畸变。对于数字电路来说，这主要影响开关速度；对于模拟电路，它会影响增益、带宽和线性度。

嗯，这一节就到这里。记住一句话：多晶硅耗尽不是小问题，它在电容上的表现往往比在阈值电压上更隐蔽，也更难排查。

---

公众号:蓝海资料掘金营，微信deep3321