3. 对阈值电压的影响：多晶硅耗尽如何导致阈值电压漂移？定量分析
好，咱们接着聊。前面我们搞清楚了多晶硅耗尽是怎么产生的，也知道了它等效于在栅氧化层外面又串了一个“小电容”。那这个现象对器件最直接的影响是什么？
说白了，就是阈值电压会漂。
我记得刚入行那会儿，调一个0.18μm工艺的器件模型，怎么调都调不准阈值电压。后来一查，发现是栅极掺杂浓度没给对，多晶硅耗尽效应把阈值电压硬生生拉高了将近50mV。那会儿真是折腾了好几天。
3.1 物理本质：谁偷走了你的栅压？
你想想看，我们加在栅极上的电压，目的是什么？
是为了在沟道表面感应出反型层电荷。但多晶硅耗尽之后，一部分栅压就“浪费”在了多晶硅内部的耗尽层上。真正落到沟道表面的有效电压，就变少了。
用公式表达就是：
VGS = Vpoly + Vox + ψs其中：
- VGS：外加栅压
- Vpoly：多晶硅耗尽层分压
- Vox：氧化层分压
- ψs：硅表面势
正常情况下，Vpoly ≈ 0。但一旦发生耗尽，Vpoly > 0，那为了达到同样的表面势ψs，你就得额外多加点栅压。这个“额外多加点”的量，就是阈值电压的漂移量。
3.2 定量分析：漂移量到底有多大？
好，我们来算一笔账。这个Vpoly到底有多大？
多晶硅耗尽层可以看作一个平行板电容器。耗尽层宽度Wpoly由多晶硅掺杂浓度Npoly和耗尽层上的压降Vpoly共同决定：
Wpoly = sqrt( 2εsi · Vpoly / (q · Npoly) )而多晶硅耗尽层单位面积的电容为：
Cpoly = εsi / Wpoly这个电容和栅氧化层电容Cox是串联的。所以总的栅电容Cg会变小：
1/Cg = 1/Cox + 1/Cpoly阈值电压的漂移量ΔVth，近似等于多晶硅耗尽层上的压降Vpoly。而Vpoly可以通过求解上述方程得到。
我给大家一个工程上常用的估算公式：
ΔVth ≈ (q · Npoly · tox2) / (2εox)这个公式是在强反型条件下推导出来的近似解。从公式可以看出：
- Npoly越小，ΔVth越小？等等，你仔细看——Npoly在分子上！实际上Npoly越小，耗尽层越宽，Vpoly反而越大。所以是Npoly越小，ΔVth越大。
- tox越厚，ΔVth越大。这个好理解，氧化层厚了，同样的耗尽层宽度对总电容的影响更显著。
3.3 一个具体的计算例子
咱们来算个实际的。假设：
| 参数 | 符号 | 数值 |
|---|---|---|
| 栅氧化层厚度 | tox | 2 nm |
| 多晶硅掺杂浓度 | Npoly | 1×1020 cm-3 |
| 氧化层介电常数 | εox | 3.9 × 8.85×10-14 F/cm |
| 电子电荷 | q | 1.6×10-19 C |
代入估算公式：
ΔVth ≈ (1.6e-19 × 1e20 × (2e-7)2) / (2 × 3.9 × 8.85e-14)
≈ (1.6e-19 × 1e20 × 4e-14) / (6.9e-13)
≈ 6.4e-19 / 6.9e-13
≈ 0.93 mV嗯，只有不到1mV？看起来不大嘛。
别急，这是Npoly=1e20的情况。如果工艺控制不好，多晶硅掺杂浓度降到1e19 cm-3呢？
ΔVth ≈ (1.6e-19 × 1e19 × 4e-14) / (6.9e-13)
≈ 9.3 mV这就接近10mV了。对于现代低功耗器件，阈值电压本身也就0.3V左右，10mV的漂移已经不可忽视了。
3.4 用一张图来总结
下面这张图展示了多晶硅耗尽导致阈值电压漂移的完整逻辑链：
从这张图可以看得很清楚：多晶硅掺杂浓度低是根源，它导致耗尽层变宽，进而使Cpoly减小，总栅电容Cg跟着减小。结果就是有效栅压降低，阈值电压正向漂移。
3.5 工程上的应对措施
那我们在实际设计中怎么应对这个问题？
- 提高多晶硅掺杂浓度：这是最直接的办法。现代工艺中，多晶硅掺杂浓度通常做到1e20 cm-3以上，甚至用原位掺杂来保证均匀性。
- 使用金属栅极：这是根本解决方案。金属栅极没有耗尽问题，所以阈值电压漂移为0。不过金属栅极也有自己的麻烦，比如功函数调节、与高k介质的兼容性等。
- 在电路设计中留余量：如果工艺条件受限，那就在设计时把ΔVth考虑进去。我一般会在仿真时把多晶硅掺杂浓度设成工艺波动的下限，看看最差情况下的阈值电压是多少。
嗯，关于阈值电压漂移的定量分析，我们就聊到这里。记住一句话：多晶硅耗尽，本质上是在“偷”你的栅压。搞清楚了这一点，后面的很多问题就迎刃而解了。