2. MOSFET开关过程物理机理：寄生电容与米勒平台
做LLC设计这么多年，我始终觉得MOSFET的开关过程是绕不开的核心。很多工程师喜欢直接套公式算损耗，结果实际板子一跑，温升完全对不上。为什么？说白了，就是没搞懂管子内部到底发生了什么。
今天我们就来扒一扒MOSFET开关瞬态背后的物理机理。我会结合自己踩过的坑，把寄生电容、米勒平台这些概念讲透。
2.1 寄生电容：MOSFET内部的三颗“隐形电容”
MOSFET不是理想开关。它内部天然存在三个寄生电容，我习惯叫它们“三剑客”：
- Cgs：栅源电容。栅极和源极之间的电容，主要由氧化层形成。
- Cgd：栅漏电容。也叫米勒电容，这是最麻烦的一个。
- Cds：漏源电容。体二极管的结电容，影响关断后的电压上升。
你想想看，这三个电容在开关过程中会充放电，电流就会“偷”走一部分驱动能量。我在项目中遇到过一款200W的LLC电源，空载时MOSFET温升正常，一加载就飙升。查了半天，发现是Cgd太大，导致米勒平台时间过长。
关键点：这三个电容不是恒定的，它们随电压变化。尤其是Cgd，在Vds变化时能差出好几倍。
2.2 米勒平台：开关过程中的“高原反应”
米勒平台，我刚开始学的时候觉得这名字挺玄乎。其实说白了，就是栅极电压Vgs在上升过程中突然“卡住”了，形成一个平台。
为什么会这样？我们来看开通过程：
- 驱动电压开始给Cgs充电，Vgs上升。
- Vgs达到阈值电压Vth，MOSFET开始导通，电流Id开始上升。
- 当Id达到负载电流，Vds开始下降。这时Cgd两端电压变化，产生位移电流。
- 驱动电流被Cgd“分流”，Vgs停止上升——这就是米勒平台。
我记得第一次调试LLC时，用示波器看到Vgs波形上有个明显的平台，还以为驱动芯片坏了。后来才明白，这是正常的物理现象。
个人经验：米勒平台的宽度直接决定了开关损耗。平台越宽，开关时间越长，损耗越大。选型时我习惯看datasheet里的Qg（总栅电荷），而不是只看Ciss。
2.3 开关瞬态过程：四个阶段的详细拆解
我把一个完整的开关周期拆成四个阶段，这样更容易理解：
| 阶段 | 名称 | 主要事件 | 损耗来源 |
|---|---|---|---|
| t0~t1 | 开通延迟 | Vgs从0上升到Vth，Cgs充电 | 几乎无损耗 |
| t1~t2 | 电流上升 | Id从0上升到负载电流，Vds仍为高压 | 电压电流交叠，产生开通损耗 |
| t2~t3 | 米勒平台 | Vds下降，Cgd放电，Vgs平台 | 电压电流交叠，损耗最大 |
| t3~t4 | 完全导通 | Vgs继续上升到驱动电压，Rds(on)最小 | 导通损耗 |
关断过程正好反过来，但原理一样。我建议你用示波器同时抓Vgs和Vds波形，一眼就能看出问题。
避坑指南：我曾经在LLC轻载时发现开关损耗反而比满载大。后来分析发现，轻载时谐振电流小，MOSFET在零电流附近关断，但米勒平台依然存在，导致不必要的损耗。解决办法是调整死区时间。
2.4 知识体系框架图
下面这张图是我自己总结的，把寄生电容、米勒平台和开关瞬态串在一起：
2.5 实际设计中的几点建议
讲完理论，我分享几个实战中总结的点：
- 驱动电阻要选对：电阻太小，开关速度快但容易振铃；电阻太大，米勒平台变宽，损耗增加。我一般从10Ω开始试，用示波器看波形再微调。
- 注意Cgd的非线性：高压时Cgd很小，低压时很大。LLC在谐振点附近Vds变化剧烈，这个效应尤其明显。
- 死区时间不是越小越好：太短会导致上下管直通，太长又增加体二极管导通损耗。我习惯用公式算一个初值，再实测调整。
一句话总结：MOSFET的开关损耗，本质上是寄生电容充放电和电压电流交叠共同作用的结果。搞懂了米勒平台，你就掌握了开关损耗的核心。
公众号:蓝海资料掘金营，微信deep3321