4、LLC中MOSFET的ZVS条件：谐振电流与死区时间的关系、实现ZVS的最小电流条件

好，咱们接着聊。前面几章我们把LLC的模态分析、谐振腔原理都捋了一遍。这一章，我打算聊聊一个非常实际、也非常容易踩坑的问题——ZVS（零电压开关）到底怎么实现？

说白了，ZVS就是让MOSFET在开通之前，它的漏源电压已经降到零了。这样开通时就没有电压电流重叠区，开关损耗理论上为零。听着很美好对吧？但实际做起来，你会发现：死区时间设短了，ZVS没完成；设长了，又影响效率。这里面的门道，我今天跟你好好说说。

4.1 死区时间：不是越长越好

先说说死区时间。死区时间，就是上下管都关断的那段空白期。在这段时间里，谐振电流会流过MOSFET的体二极管，或者给结电容充放电。

我个人习惯把死区时间分成两段来看：

• 第一段：电流给结电容放电，电压从母线电压（Vin）降到零。
• 第二段：电压已经到零了，电流继续流过体二极管，形成续流。

你想想看，如果死区时间太短，第一段还没完成，上管就开通了——那叫硬开关，损耗大，还可能炸管。如果死区时间太长，第二段拖太久，体二极管导通损耗会增加，而且可能进入容性区，导致ZVS失效。

所以，死区时间的最佳值，就是刚好让电压降到零，然后马上开通。这个时间点，跟谐振电流的大小、MOSFET的结电容都有关系。

4.2 谐振电流：ZVS的“能量源”

谐振电流的大小，直接决定了死区时间内能抽走多少电荷。电流越大，放电越快，需要的死区时间就越短。

但这里有个矛盾：轻载时谐振电流小，ZVS反而难实现。我在项目中遇到过好几次，满载时效率挺好，一降到30%负载，效率突然掉下来。一测波形，发现轻载时ZVS丢失了，变成了硬开关。

为什么会这样？因为轻载时谐振电流的峰值变小了，死区时间内放不完结电容的电荷。所以，实现ZVS有一个最小电流条件。

4.3 实现ZVS的最小电流条件

这个条件其实不难推导。我们假设死区时间为Td，MOSFET的结电容为Coss（注意，这是非线性电容，但工程上我们常用等效值），母线电压为Vin。

那么，在死区时间内，需要抽走的电荷量为：

Q = Coss × Vin

而谐振电流在死区时间内提供的电荷量为：

Q = I_avg × Td

其中I_avg是死区时间内谐振电流的平均值。对于LLC来说，死区时间内的谐振电流近似为正弦波的一部分，我们可以用峰值电流Ipk来估算。

所以，实现ZVS的最小电流条件为：

Ipk_min ≥ (2 × Coss × Vin) / Td

嗯，这里要注意：这个公式是简化后的工程估算。实际中，Coss会随电压变化，而且还要考虑变压器寄生电容、PCB寄生电容等因素。但作为初步设计，这个公式已经够用了。

4.4 死区时间与谐振电流的配合

在实际设计中，死区时间和谐振电流是相互制约的。我一般会这样设计：

1. 先确定死区时间：根据驱动芯片的能力和开关频率，选一个合理的死区时间。比如100kHz的LLC，死区时间通常在200ns~500ns之间。
2. 再计算所需的最小谐振电流：用上面的公式，算出需要多大的谐振电流才能实现ZVS。
3. 调整谐振参数：如果算出来的电流太大，说明死区时间太短，或者结电容太大。这时可以适当增大死区时间，或者换用Coss更小的MOSFET。

下面这张图，是我自己总结的ZVS条件判断流程，你可以参考一下：

4.5 实际设计中的避坑指南

讲完了理论，我再说几个实际中容易忽略的点：

• 结电容的非线性：MOSFET的Coss在低压时很大，高压时很小。所以ZVS最难实现的时候，其实是电压刚开始下降的那一段。我一般会用数据手册上Vds=0V时的Coss值来估算，这样更保守。
• 死区时间不是固定的：有些驱动芯片支持自适应死区时间，可以根据负载情况动态调整。这个功能在轻载时特别有用，能帮你省不少事。
• 谐振电流的相位：ZVS要求谐振电流在死区时间内是“抽走电荷”的方向，而不是“注入电荷”的方向。如果相位搞反了，ZVS反而会变成“硬开关”。这个我在调试时吃过亏，后来养成了先看波形再调参数的习惯。

4.6 小结

好了，这一章的内容就这些。总结一下：

• ZVS的实现，靠的是谐振电流在死区时间内抽走结电容的电荷。
• 死区时间不是越长越好，也不是越短越好，要刚好够用。
• 最小电流条件：Ipk_min ≥ (2 × Coss × Vin) / Td，记得留余量。
• 实际设计中，要注意结电容的非线性、死区时间的自适应、以及谐振电流的相位。

下一章，我会聊聊LLC的增益曲线和频率控制，那是另一个容易让人头疼的话题。咱们到时候见。

---

公众号:蓝海资料掘金营，微信deep3321