第二章：中芯国际NVM工艺平台介绍
各位同学，今天我们来聊聊中芯国际的NVM工艺平台。说实话，我在这个领域摸爬滚打了十几年，中芯的工艺我接触得最多。从最早的90nm一直做到现在的40nm，每个节点都有它的脾气。
2.1 工艺节点概览
中芯国际目前主流的NVM工艺节点有三个：40nm、55nm和90nm。你可能会问，为什么不是更先进的28nm或14nm？嗯，这里有个现实问题——NVM工艺需要额外的存储单元植入，先进节点成本太高，而且很多物联网、MCU应用根本不需要那么高的集成度。
我个人习惯把这三个节点分成两类：
- 90nm：成熟稳定，成本最低，适合对面积不敏感的老产品
- 55nm：性价比之王，目前出货量最大的节点
- 40nm：性能最优，功耗最低，适合高端应用
我记得2018年有个项目，客户非要拿90nm做一款蓝牙SoC。结果芯片面积大得离谱，封装成本比55nm贵了30%。后来我建议他们切到55nm，一次流片就过了。所以说，选节点不能光看工艺成熟度，得算总账。
2.2 各节点工艺特点
90nm NVM工艺
90nm是中芯最早量产的NVM工艺。它的特点就一个字——稳。
- 存储单元尺寸：约0.35μm²
- 擦写次数：10万次以上
- 数据保持：10年@85°C
- 工作电压：1.8V/3.3V
我曾经用90nm做过一款汽车级MCU，客户要求数据保持20年。当时设计规则里写的是10年，我心里也没底。后来跟中芯的FAE反复沟通，他们给了我一组加速老化测试数据——嗯，实际表现比规格书好得多。从那以后我就明白了，工艺手册上的数字都是保守值。
55nm NVM工艺
55nm是中芯的拳头产品。说白了，这个节点把成本和性能平衡得最好。
| 参数 | 90nm | 55nm |
|---|---|---|
| 存储单元尺寸 | 0.35μm² | 0.18μm² |
| 读速度 | 25ns | 15ns |
| 写速度 | 5μs | 3μs |
| 静态功耗 | 10μA/MHz | 5μA/MHz |
你看这个表，55nm的单元面积直接砍了一半，速度还快了将近一倍。我做过一个对比测试，同样容量的存储阵列，55nm比90nm面积小了40%，功耗降了50%。
关键点：55nm工艺的存储单元采用了改进型的SONOS结构，相比90nm的浮栅结构，擦写电压从12V降到了8V。这意味着外围电荷泵电路可以做得更小，整体面积进一步优化。
40nm NVM工艺
40nm是中芯目前最先进的NVM工艺。说实话，这个节点我接触得不多，但每次用都觉得惊艳。
- 存储单元尺寸：0.09μm²
- 支持1.1V核心电压
- 读速度可达8ns
- 支持双电压IO（1.8V/2.5V/3.3V）
40nm最大的挑战是漏电控制。你想想看，单元尺寸越小，沟道漏电就越严重。中芯在这里用了高k金属栅工艺，把栅漏电降到了可以接受的水平。我有个同事在40nm上做了一款AI加速芯片，存储阵列占了60%的面积，漏电居然只有55nm的70%。
2.3 设计规则概览
设计规则这东西，说白了就是工艺厂给你画的一条红线。越界了，芯片就做不出来。我刚开始做设计时总觉得这些规则太保守，后来吃过亏才明白——每一条规则背后都是血泪教训。
最小线宽与间距
以55nm为例，关键的设计规则如下：
// 金属层设计规则（单位：μm）
M1 最小宽度：0.09
M1 最小间距：0.09
M2 最小宽度：0.10
M2 最小间距：0.10
// 有源区规则
AA 最小宽度：0.12
AA 最小间距：0.14
// 多晶硅规则
PO 最小宽度：0.06
PO 最小间距：0.10我曾经犯过一个低级错误——把M1的间距画成了0.08μm，比规则小了0.01μm。当时觉得就1nm的事，应该没问题。结果DRC报错，改版又花了两周。从那以后，我每次画版图都会在规则基础上留10%的余量。
存储单元特殊规则
NVM工艺跟普通逻辑工艺最大的区别，就是存储单元区域有特殊规则：
- 高压隔离规则：存储单元周围需要加N阱隔离环，宽度至少0.5μm
- 接触孔规则：存储单元的接触孔必须使用双层结构，防止电迁移
- 金属密度规则：存储阵列区域的金属密度必须在30%-70%之间
避坑指南：我曾经在55nm工艺上遇到过一个诡异的问题——存储阵列的金属密度刚好25%，低于规则要求的30%。流片回来后，CMP研磨不均匀，导致部分单元失效。后来我学乖了，每次布完线都会用脚本检查金属密度，低于35%就手动加dummy metal。
天线效应规则
这个规则很多人容易忽略。在NVM工艺中，存储单元的栅氧化层特别薄，天线效应更容易导致击穿。
规则要求：
- 金属走线面积与栅面积之比不能超过100:1
- 如果超过，必须加天线二极管
- 天线二极管尺寸至少为0.5μm×0.5μm
我记得有个项目，存储阵列的地址线走了很长，天线比达到了150:1。当时觉得加二极管太占面积，就赌了一把。结果流片回来，有3%的存储单元读出来全是1。嗯，从那以后我再也不敢省这个二极管了。
2.4 工艺选择建议
说了这么多，到底该怎么选？我给大家一个参考：
| 应用场景 | 推荐节点 | 理由 |
|---|---|---|
| 汽车电子（高温要求） | 90nm | 氧化层更厚，可靠性更好 |
| 物联网/穿戴设备 | 55nm | 功耗面积平衡最好 |
| 高端MCU/SoC | 40nm | 性能最优，集成度高 |
| 成本敏感型产品 | 90nm | 光罩成本最低 |
个人经验：如果你做的是新产品，我建议优先考虑55nm。这个节点中芯已经量产了七八年，工艺成熟度最高，PDK也最完善。40nm虽然性能好，但设计规则更复杂，第一次做容易踩坑。90nm嘛，除非客户指定，否则我一般不推荐——毕竟技术太老了，竞争力有限。
好了，关于中芯国际的NVM工艺平台，今天就讲到这里。下一章我们会深入讨论存储单元的结构和操作原理，到时候我会拿几个实际项目的案例来讲解。有什么问题，大家可以课后交流。