3、浮栅晶体管原理：浮栅结构、电荷存储机制、阈值电压变化、编程/擦除操作的基本原理
好，咱们今天聊聊浮栅晶体管。这是NVM工艺的绝对核心。你想想看，一颗芯片断电了还能记住数据，靠的就是它。
我当年刚接触存储芯片时，总觉得浮栅这东西很玄乎。后来亲手测了几批晶圆，才真正理解它的脾气。说白了，浮栅晶体管就是一个能“关起门来存电荷”的MOS管。
3.1 浮栅结构：一个藏在绝缘层里的“小仓库”
普通MOS管只有一层栅极，叫控制栅。浮栅晶体管呢，多了一层——浮栅。这层浮栅被二氧化硅（SiO₂）完全包裹着，跟谁都不挨着，悬空在中间。
结构上从上往下看：
- 控制栅（CG）：我们施加电压的地方，相当于大门钥匙。
- 氧化层（Inter-poly Oxide）：控制栅和浮栅之间的绝缘层，厚度很关键。
- 浮栅（FG）：多晶硅做的，电荷就存在这里。它四周都是绝缘体，电荷跑不出去。
- 隧穿氧化层（Tunnel Oxide）：浮栅和衬底之间的薄层，电荷进出的通道。
- 衬底（Substrate）：硅基底，源漏区都在上面。
我在项目中遇到过一件事：有批芯片擦除速度特别慢。查来查去，发现是隧穿氧化层厚度比设计值厚了0.5nm。别小看这0.5nm，擦除时间直接翻倍。所以啊，氧化层厚度是浮栅的生命线。
核心要点：浮栅是一个电学上完全孤立的导体岛。它没有物理连线，只能通过量子隧穿效应或热电子注入来改变电荷量。
3.2 电荷存储机制：电子是怎么“关进去”的？
浮栅存电荷，靠的是两种物理机制。我习惯把它们叫做“硬挤进去”和“跳过去”。
3.2.1 沟道热电子注入（CHEI）——编程的主力
编程时，我们在控制栅加高电压（比如10V），漏极加中等电压（比如5V）。源极接地。这时候沟道里形成强电场，电子从源极跑到漏极，速度越来越快。快到一定程度，它们就变成了“热电子”。
这些热电子能量足够高，能越过隧穿氧化层的势垒，直接“飞”进浮栅里。嗯，说白了就是硬挤进去的。
3.2.2 Fowler-Nordheim隧穿（FN隧穿）——擦除的主力
擦除时，我们在控制栅加负高压（比如-10V），或者在衬底加正高压。浮栅和衬底之间形成强电场，电子直接“穿”过氧化层，回到衬底。
为什么会这样？量子力学告诉我们，电子有波粒二象性。当氧化层足够薄（一般小于10nm），电场足够强，电子就有一定概率直接隧穿过去。这不是翻墙，是穿墙术。
我的经验：编程用CHEI，速度快但功耗大；擦除用FN隧穿，功耗低但速度慢。设计存储阵列时，要根据应用场景权衡。比如代码存储，擦除次数少，用FN就够了；数据存储频繁擦写，就得考虑CHEI的功耗问题。
3.3 阈值电压变化：浮栅里有没有电荷，一看便知
浮栅里存了电子，会改变晶体管的阈值电压（Vth）。这是浮栅存储的核心原理。
你想想看：浮栅里存了负电荷（电子），这些电子会排斥沟道里的电子。想让沟道导通，就需要更高的栅极电压来克服这种排斥力。所以，阈值电压会升高。
反过来，浮栅里没电子（或者带正电），阈值电压就低。
具体来说：
- 擦除态（Erased State）：浮栅里电子少，Vth低。读电压（比如5V）加在控制栅上，管子导通，读出“1”。
- 编程态（Programmed State）：浮栅里电子多，Vth高。同样的读电压加在控制栅上，管子不导通，读出“0”。
我记得有一次调试，发现读出来的数据全是乱的。后来一测阈值电压，发现擦除态的Vth漂了0.3V。原来是擦除操作没做彻底，浮栅里残留了电荷。这就是所谓的“擦除饱和”现象。
注意：阈值电压的窗口（Vth shift）不能太大也不能太小。太大，读电压不好选；太小，读数据容易出错。一般设计时，Vth窗口控制在2V到4V之间比较稳妥。
3.4 编程/擦除操作的基本原理
好，咱们把编程和擦除的操作流程捋一遍。我习惯用一张表来对比，清晰明了。
| 操作 | 控制栅电压 | 漏极电压 | 源极电压 | 衬底电压 | 物理机制 | 效果 |
|---|---|---|---|---|---|---|
| 编程（Program） | 高正压（+10V） | 中正压（+5V） | 0V | 0V | 沟道热电子注入（CHEI） | 电子注入浮栅，Vth升高 |
| 擦除（Erase） | 负高压（-10V） | 浮空 | 浮空 | 0V或正压 | Fowler-Nordheim隧穿（FN） | 电子从浮栅隧穿回衬底，Vth降低 |
| 读取（Read） | 中低压（+5V） | 低压（+1V） | 0V | 0V | 检测沟道电流 | 判断Vth高低，读出数据 |
编程时，我建议先给控制栅加电压，再给漏极加电压。这样能避免热电子还没形成就被拉走。擦除时，控制栅电压要缓慢下降，防止电压突变导致氧化层击穿。
我曾经遇到过一个问题：擦除操作后，有些单元的Vth降得特别低，甚至变成了负值。这就是“过擦除”。过擦除的单元在读取时一直导通，会把整条位线拉低，导致读错误。解决办法是加一道“软编程”步骤，把过擦除的单元稍微补一点电荷回去。
总结一下：浮栅晶体管的核心就是通过控制栅电压，让电子在浮栅里进进出出。电子进去了，Vth变高，存的是“0”；电子出来了，Vth变低，存的是“1”。编程靠热电子硬挤，擦除靠隧穿软穿。就这么简单。
嗯，浮栅的原理讲完了。下一章咱们聊聊中芯国际的NVM工艺具体是怎么实现这些操作的。到时候我会拿实际的设计规则和测试数据来说话。