第4章扇出型封装

4、扇出型封装：晶圆级扇出封装、面板级扇出封装、多芯片扇出模组、应用场景与市场

扇出型封装，这几年在封装圈里可是个热门话题。我入行那会儿，大家还在为引线键合和倒装焊争得面红耳赤。谁能想到，现在扇出型封装已经成了高性能芯片的“标配”之一。说白了，它就是把芯片“埋”进塑封料里，再把引脚扇到外面去。这样做的好处很明显——封装尺寸更小、散热更好、电性能也更优。

我个人习惯把扇出型封装分成三大类：晶圆级、面板级和多芯片模组。咱们一个一个聊。

晶圆级扇出封装，是扇出型封装里最成熟的技术。它的核心思路是：先把芯片切割好，然后重新排列在临时载板上，再用塑封料把芯片包起来，最后在表面做重布线层（RDL）。

我记得2015年第一次接触FOWLP时，最大的挑战是芯片的偏移控制。你想想看，几十颗芯片要精确地摆放在载板上，误差得控制在微米级。一旦有芯片歪了，后面的光刻工序就全废了。我曾经在一个项目中遇到过芯片偏移量超过10微米的情况，结果整批产品报废，损失惨重。从那以后，我特别强调设备精度和工艺窗口的匹配。

  关键工艺参数：
  芯片放置精度：±3μm以内
塑封料厚度均匀性：±5%以内
RDL线宽/线距：2μm/2μm（当前主流）
翘曲控制：< 0.5mm（对300mm晶圆）

FOWLP的典型应用是射频前端模块和电源管理芯片。为什么？因为这些芯片对尺寸和散热要求高，但对引脚数要求不高。我建议做射频芯片的朋友优先考虑FOWLP，性价比确实不错。

面板级扇出封装，说白了就是把晶圆级的工艺搬到更大的面板上。为什么要这么做？因为晶圆是圆的，边缘利用率低。面板是方的，面积利用率高。你想想看，一块600mm×600mm的面板，能放多少颗芯片？比300mm晶圆多出好几倍。

但是，面板级封装也有它的“坑”。我踩过最大的坑就是翘曲问题。面板越大，翘曲越难控制。我曾经做过一块700mm×700mm的面板，塑封后翘曲达到了5mm，后续的RDL工艺根本没法做。后来我们调整了塑封料的配方和固化曲线，才把翘曲控制在1mm以内。

面板级封装的三大挑战：

目前，面板级封装主要用在功率器件和LED驱动芯片上。这些芯片对成本敏感，但对精度要求相对较低。我个人认为，随着设备技术的进步，面板级封装未来会逐步渗透到更多领域。

多芯片扇出模组，是扇出型封装的高阶玩法。它把多个不同功能的芯片集成在一个封装里，通过RDL实现互连。这样做的好处是：系统集成度高、尺寸小、性能好。

我参与过一个5G基站芯片的项目，就是把基带芯片、射频芯片和电源管理芯片集成在一个扇出模组里。刚开始设计时，我们遇到了严重的信号串扰问题。你想想看，射频信号和数字信号挤在一起，互相干扰是难免的。后来我们采用了屏蔽结构和隔离沟槽，才把串扰降到可接受的水平。

多芯片扇出模组的设计要点：

多芯片扇出模组的典型应用是手机射频模组和物联网SoC。我建议做系统级封装的朋友，可以优先考虑这种方案。虽然设计难度大，但性能和尺寸优势很明显。

扇出型封装的应用场景，说白了就是“小而精”的领域。我把它总结为三大类：

应用领域	典型产品	封装类型	市场占比（2024年）
移动设备	射频前端、电源管理	FOWLP	45%
汽车电子	雷达芯片、传感器	FOWLP / FOPLP	20%
物联网	SoC、传感器模组	多芯片扇出模组	15%
高性能计算	AI加速器、服务器芯片	多芯片扇出模组	10%
其他	LED驱动、功率器件	FOPLP	10%

从市场趋势来看，扇出型封装的市场规模正在快速增长。2023年全球市场规模约为25亿美元，预计到2028年将突破50亿美元。为什么增长这么快？原因有三：

我的建议：

如果你正在考虑进入扇出型封装领域，我建议先从FOWLP入手。它的技术成熟度高，设备供应链完善，学习曲线相对平缓。等积累了足够经验，再逐步扩展到FOPLP和多芯片模组。记住，封装这行没有捷径，只有踏踏实实把每个工艺环节吃透，才能做出好产品。

嗯，扇出型封装的内容就聊到这儿。下一章咱们聊聊3D封装和硅通孔技术，那可是个更有意思的话题。