4、阻抗匹配：源端匹配、终端匹配、串行匹配、并行匹配、AC匹配

阻抗匹配这个话题，我估计每个硬件工程师都绕不开。刚入行那会儿，我总觉得只要把线连上就行了，结果板子调出来，信号反射得一塌糊涂。后来才明白——阻抗不匹配，高速信号根本跑不起来。

说白了，阻抗匹配就是让信号源、传输线和负载三者的阻抗保持一致。不一致会怎样？信号到了阻抗突变的地方，一部分能量会反弹回来，形成反射。反射严重了，波形就变形，逻辑判断就出错。嗯，这可不是闹着玩的。

4.1 源端匹配

源端匹配，也叫串联端接。做法很简单：在驱动器的输出端串一个电阻，让源端阻抗加上这个电阻，等于传输线的特性阻抗。

举个例子。大多数CMOS驱动器的输出阻抗在10Ω到30Ω之间。如果传输线是50Ω，那就在输出端串一个22Ω到33Ω的电阻。这样源端总阻抗就接近50Ω了。

R_s = Z_0 - R_driver

我个人习惯在时钟信号和高速单端信号上优先用源端匹配。为什么？因为它不增加额外的功耗，而且实现简单。我在一个DDR3项目里用过，效果不错。

4.2 终端匹配

终端匹配，就是在接收端做文章。常见做法是在接收端对地接一个电阻，阻值等于传输线的特性阻抗。

你想想看，信号跑到终点，看到的是一个匹配的电阻，就不会反弹了。这就是终端匹配的原理。

终端匹配分两种：

• 并联终端匹配：电阻一端接信号，另一端接地。简单直接，但会一直消耗直流功耗。
• 戴维南终端匹配：用两个电阻分压，一个上拉到VCC，一个下拉到GND。适合需要特定电平的场合。

我记得有一次做PCIe的板子，接收端没做终端匹配，眼图完全睁不开。后来加上49.9Ω的下拉电阻，信号质量立马改善。这就是终端匹配的威力。

4.3 串行匹配

串行匹配，其实就是源端匹配的另一种叫法。但严格来说，串行匹配更强调在信号路径上串联一个电阻，不一定是紧挨着源端。

串行匹配的好处是：

• 不增加直流功耗
• 能抑制过冲和下冲
• 实现成本低，一个电阻搞定

但缺点也很明显：它只能吸收一次反射。信号到了接收端，如果接收端阻抗不匹配，还是会反射回来。只不过反射波回到源端时，被串行电阻吸收掉了。

所以串行匹配适合点到点的拓扑结构。如果是多点总线，效果就不太好了。

4.4 并行匹配

并行匹配，就是在接收端对地或对电源接一个电阻。它直接让接收端的阻抗和传输线匹配，从根本上消除反射。

并行匹配的常见形式：

并行匹配的效果是最好的，但代价也最大——一直耗电。在高速DDR内存的地址总线上，经常能看到戴维南匹配。我做过一个DDR4的设计，地址线用了戴维南匹配，功耗确实上去了，但信号完整性没得说。

4.5 AC匹配

AC匹配，也叫交流终端匹配。它是在并行匹配的基础上，串一个电容到地。这样直流路径被电容隔断，只有交流信号才能通过。

结构是这样的：

信号线 —— 电阻 —— 电容 —— GND

AC匹配的好处很明显：

• 直流功耗几乎为零
• 对交流信号有匹配效果
• 适合高频信号

但要注意，电容的选择很关键。电容太小，低频信号会被衰减；电容太大，又失去了隔直的效果。我一般选几百皮法到几纳法，具体要看信号频率。

4.6 如何选择匹配方式

说了这么多，到底该用哪种？我总结一下：

• 单端信号，点到点：源端匹配（串行匹配）最省事
• 单端信号，多点总线：终端匹配（并行匹配）更靠谱
• 差分信号：在接收端用100Ω跨接电阻（差分匹配）
• 低功耗设计：AC匹配或源端匹配
• 高频信号（>1GHz）：终端匹配优先，AC匹配也可以

你想想看，匹配方式选对了，信号反射的问题就解决了一大半。剩下的就是走线阻抗控制和布局优化了。

好了，阻抗匹配这部分就讲到这里。下一章我们聊聊走线拓扑和回流路径，那也是高速设计里的重头戏。