3. 功率回路寄生电感 Lloop：它对开关尖峰、振铃、EMI 的影响机理
好，咱们直接切入正题。功率回路寄生电感，也就是 Lloop，这玩意儿是 GaN 半桥设计里绕不开的“心腹大患”。
你想想看，GaN 器件开关速度极快，di/dt 动不动就是几 A/ns 甚至更高。这时候，哪怕 PCB 走线上只有 0.5nH 的寄生电感，都会在开关节点上“搞事情”。
我个人习惯把 Lloop 比作一个“能量缓存器”。它不消耗能量，但会在开关瞬间储存和释放磁能，直接导致三个恶果：电压尖峰、高频振铃、以及 EMI 超标。
3.1 电压尖峰是怎么来的？
说白了，这就是电感的基本特性——电流不能突变。
当上管关断、下管还没开通的死区时间里，功率回路电流被 Lloop 强行“拽住”。电流继续流，但没地方去，只能给开关节点的结电容充电。
结果呢？电压瞬间飙升，形成一个尖锐的过冲。公式很简单：
V_spike = L_loop × (di/dt)嗯，这里要注意，GaN 的 di/dt 比 Si MOSFET 快 3~5 倍。所以同样的 Lloop，在 GaN 上产生的尖峰要严重得多。
核心结论： Lloop 越大，尖峰越高。尖峰超过 GaN 的额定电压（比如 650V 器件打到 700V+），器件就挂了。
我在项目中遇到过一款 48V 输入的 GaN 电源，布局时 Lloop 没控制好，开关节点尖峰直接飙到 85V，而 GaN 额定电压才 100V。吓得我赶紧改版，把 Lloop 从 2.5nH 压到 0.8nH，尖峰才降到 72V。
3.2 振铃：寄生 LC 谐振的“副产品”
尖峰之后，紧接着就是振铃。为什么会这样？
因为 Lloop 和开关节点的结电容 Coss 组成了一个 LC 谐振回路。开关瞬间相当于给这个回路一个阶跃激励，它就会按照自己的谐振频率振荡起来。
谐振频率：
f_ring = 1 / (2π × √(L_loop × C_oss))举个例子，Lloop = 1nH，Coss = 100pF，算出来 f_ring ≈ 500MHz。这个频率已经落在 FM 波段甚至更高了，EMI 问题随之而来。
我的经验： 振铃的幅度和 Lloop 的 Q 值有关。Q 值越高，振铃衰减越慢。我曾经在调试一个 1MHz 的 GaN 变换器时，振铃持续了 3~4 个周期才消失，导致输出纹波里全是 300MHz 的毛刺。后来在栅极加了个小电阻，降低了 Q 值，才压下去。
3.3 EMI：从“传导”到“辐射”的跨越
振铃不只是波形难看，它直接变成 EMI 的源头。
- 传导 EMI： 振铃电流通过输入电容、输出电容回流，在低频段（150kHz~30MHz）产生差模噪声。Lloop 越大，振铃能量越大，传导噪声越难压。
- 辐射 EMI： 当振铃频率超过 30MHz，功率回路就变成了一个“微型天线”。Lloop 形成的电流环路面积越大，辐射效率越高。我见过一个案例，Lloop 环路面积从 50mm² 扩大到 200mm²，30MHz 以上的辐射噪声直接高了 15dB。
注意： GaN 的开关边沿非常陡，谐波分量能延伸到 GHz 级别。这时候，Lloop 哪怕只有 0.3nH 的差异，都可能导致 EMI 测试 fail。所以，布局时一定要把功率回路“压缩”到最小。
3.4 一张图看懂 Lloop 的影响机理
下面这张 SVG 图，是我自己画的，把整个影响链条梳理清楚了。你一看就懂。
3.5 实战中的“避坑”指南
讲完理论，咱们聊聊怎么在实际布局中“驯服” Lloop。
- 缩短功率回路： 把输入电容、上管、下管、输出电容之间的走线做到最短。我习惯用“电流路径法”——用手指沿着大电流的路径画一圈，圈起来的面积越小越好。
- 使用多层板： 把功率回路放在内层，用上下两层地平面“夹住”它。这样 Lloop 能降低 30%~50%。
- 并联去耦电容： 在功率回路附近放几个 100nF + 10nF 的 MLCC，它们能提供低阻抗的回流路径，等效于“短路”掉一部分 Lloop。
我曾经踩过一个坑： 为了追求小体积，把输入电容放得离 GaN 很远，结果 Lloop 达到了 3nH。开关尖峰高得离谱，一上电就炸管。后来把电容紧贴着 GaN 放，Lloop 降到 0.6nH，问题才解决。所以，布局时“近”字诀永远是第一位的。
好了，关于 Lloop 的影响机理，咱们就聊到这儿。记住一句话：Lloop 是 GaN 半桥布局的“头号敌人”，控制住它，你就成功了一半。