4. 驱动回路寄生电感 Lgate：开关速度、米勒平台与误导通的隐形杀手
各位工程师朋友，咱们接着聊。前面几章我们把功率回路的寄生电感讲透了，今天轮到驱动回路了。驱动回路里的寄生电感，我习惯叫它 Lgate。别看它只是一个小小的寄生参数，它可是能让你精心设计的 GaN 半桥「翻车」的关键因素之一。
说白了，Lgate 就是栅极驱动回路里，从驱动器输出端到 GaN 器件栅极，再到源极（或开尔文源极）这一整条路径上的寄生电感。它不像功率回路里的电感那么「显眼」，但它的影响，往往更隐蔽、更致命。
核心观点： Lgate 是连接驱动器和 GaN 器件栅极的「最后一公里」，这「一公里」上的任何一点寄生电感，都会直接干扰栅极电压的波形，进而影响开关速度、米勒平台的稳定性，甚至引发误导通。
4.1 Lgate 如何影响开关速度？
先问大家一个问题：开关速度由什么决定？很多人会脱口而出：「栅极驱动电阻 Rg 和栅极输入电容 Ciss 啊！」没错，RC 时间常数是基础。但你想想看，驱动回路里除了电阻，还有电感 Lgate 啊。
当驱动器给栅极充电时，电流 di/dt 非常大。尤其是在 GaN 器件中，开关速度极快，di/dt 轻松达到几 A/ns。这时候，Lgate 上就会产生一个感应电压：V = Lgate * (di/dt)。这个电压的方向是阻碍电流变化的。
什么意思呢？就是当你想快速给栅极充电时，Lgate 会「拖后腿」，让充电电流上升变慢。结果就是：实际的栅极电压上升速度，比理想情况要慢得多。
我记得有一次调试一个 1MHz 的 GaN 电源模块，仿真时开关损耗算得漂漂亮亮，实测却高了 30%。查来查去，最后发现是驱动回路走线太长，Lgate 大了。换了个布局，把驱动器挪到 GaN 器件旁边，开关速度立刻就上来了。
我的经验： 对于 GaN 器件，驱动回路的总寄生电感 Lgate 建议控制在 2nH 以下。每增加 1nH，开关时间可能增加 20%-30%。这不是危言耸听，我实测过。
4.2 Lgate 对米勒平台的「扭曲」效应
米勒平台，是每个做 GaN 驱动的人绕不开的话题。在开关过程中，当 Vds 开始变化时，通过米勒电容 Cgd 的位移电流会「偷走」一部分驱动电流，导致 Vgs 出现一个平台。
正常情况下，米勒平台是清晰且平坦的。但 Lgate 一掺和进来，事情就变了。
为什么会这样？因为 Lgate 和米勒电容 Cgd 会形成一个 LC 谐振回路。在米勒平台期间，驱动电流被 Cgd 分流，这个电流流过 Lgate 时，会产生振荡。结果就是：米勒平台不再是平坦的，而是出现明显的振铃甚至凹陷。
我给大家画个示意图，看看 Lgate 是怎么「扭曲」米勒平台的：
从图上可以看得很清楚：当 Lgate 存在时，米勒平台不再平坦，而是出现了振铃。这个振铃的危害很大——它可能让 Vgs 在米勒平台期间超过阈值电压 Vth，导致半桥上下管出现短暂的共通，也就是我们常说的「shoot-through」。
注意： GaN 器件的阈值电压通常只有 1.2V-1.8V，比 Si MOSFET 低得多。米勒平台上的振铃幅度如果超过 0.5V，就极有可能触发误导通。我曾经在一个 650V GaN 半桥项目中，因为 Lgate 大了 3nH，导致米勒平台振铃幅度达到 0.8V，直接烧了三个模块。教训深刻啊。
4.3 Lgate 引发误导通的机制
误导通，是 GaN 半桥设计中最让人头疼的问题之一。Lgate 在其中扮演了什么角色呢？主要有两个路径：
- 米勒平台振铃直接触发： 如上所述，Lgate 导致米勒平台振铃，振铃的尖峰如果超过 Vth，下管就会在应该关断的时候意外开通。
- 共源电感耦合： 这是更隐蔽的一种。当上管快速开关时，巨大的 di/dt 流过功率回路，会在共源电感（即功率源极和驱动源极之间的寄生电感）上产生电压。这个电压会直接叠加到驱动回路上，通过 Lgate 的谐振，在栅极上产生一个正向尖峰。
我给大家整理了一个表格，对比不同 Lgate 值对误导通风险的影响：
| Lgate 值 | 米勒平台振铃幅度 | 误导通风险 | 典型场景 |
|---|---|---|---|
| < 1 nH | < 0.2 V | 低 | 集成驱动、优化布局 |
| 1 - 3 nH | 0.2 - 0.5 V | 中 | 常规分立布局 |
| 3 - 5 nH | 0.5 - 1.0 V | 高 | 长走线、未优化布局 |
| > 5 nH | > 1.0 V | 极高 | 几乎必然误导通 |
你看，当 Lgate 超过 3nH 时，误导通风险就急剧上升了。对于 GaN 器件，我个人的底线是 Lgate 不超过 2nH。
4.4 如何降低 Lgate？实战经验分享
说了这么多问题，咱们得聊聊怎么解决。降低 Lgate，说白了就是缩短驱动回路的物理长度，并优化其环路面积。我总结了几个实战技巧：
- 驱动器紧贴 GaN 器件： 这是最有效的方法。把驱动器放在 GaN 器件的栅极和源极（或开尔文源极）旁边，走线长度控制在 5mm 以内。我习惯用 0402 封装的驱动电阻，直接焊在 GaN 器件的栅极焊盘旁边。
- 使用开尔文源极连接： GaN 器件通常有开尔文源极引脚（Kelvin Source），专门用于驱动回路。一定要用这个引脚，不要和功率源极共用。这能把 Lgate 降低 30%-50%。
- 驱动回路走线要宽而短： 走线宽度建议 0.5mm 以上，长度越短越好。同时，驱动回路和功率回路要分开走，不要平行，避免互感耦合。
- 多层 PCB 的叠层优化： 如果使用多层板，把驱动信号走在内层，上下用 GND 平面包围，形成微带线结构。这能有效降低寄生电感。
一个小技巧： 在布局时，我习惯先画驱动回路的环路，再画功率回路。驱动回路的环路面积要尽可能小，最好控制在 10mm² 以内。你可以用 PCB 设计软件的 3D 电磁仿真功能，提前评估 Lgate 的值。
4.5 一个真实案例：Lgate 导致的「幽灵」误导通
最后，我给大家分享一个我亲身经历的案例。去年做一个 200W、2MHz 的 GaN 半桥 DC-DC 转换器，样机调试时发现：轻载效率正常，但重载时效率突然下降，而且下管温度异常高。
用示波器一测，发现下管的 Vgs 在关断后，有一个 1.2V 的尖峰，正好出现在上管开通的时刻。这个尖峰持续了约 5ns，刚好够让下管部分导通。
查了半天，发现是驱动回路走线绕了一个弯，Lgate 估算有 4nH。而且驱动回路和功率回路有一段 10mm 的平行走线，互感耦合严重。
解决方案很简单：把驱动器移到 GaN 器件正下方，走线缩短到 3mm，同时把驱动回路和功率回路垂直走线。改版后，Lgate 降到了 1.5nH，那个 1.2V 的尖峰消失了，效率提升了 4%。
嗯，这就是 Lgate 的威力。你想想看，一个小小的寄生电感，能让你的效率掉 4%，还能烧管子。所以，做 GaN 半桥设计，Lgate 绝对是你绕不开的坎。