一、SI基础概念：什么是信号完整性？
各位工程师朋友，咱们今天聊聊信号完整性。
说白了，信号完整性就是保证信号在传输过程中不走样。你发出去一个完美的方波，到接收端还是那个方波，这就是SI好的表现。但现实往往很残酷——信号到了终点，可能已经面目全非了。
我入行那会儿，第一次调试一块高速板，示波器一测，波形抖得跟心电图似的。当时我就懵了。后来才明白，这就是典型的信号完整性问题。
信号完整性的核心定义：信号在传输路径上保持其原始形状和时序的能力。
信号完整性问题的四大根源
根据我这些年的经验，SI问题基本逃不出这四个方面：反射、串扰、电源噪声和EMI。咱们一个一个说。
1. 反射
反射是什么？想象一下，你对着山谷喊话，声音撞到山壁弹回来。信号在传输线上也一样，遇到阻抗不连续的地方，一部分能量就会反弹回来。
为什么会这样？因为信号在传输过程中，每时每刻都在「看」前方的阻抗。如果阻抗突变，信号就得停下来「思考」怎么分配能量。这一思考，反射就产生了。
我的经验：反射最典型的症状就是过冲和下冲。我在调试DDR3的时候，发现地址信号过冲超过1.2V，查了半天，原来是走线换层时过孔阻抗没控制好。加了个回流地过孔，问题就解决了。
反射的严重程度取决于两个因素：
- 阻抗不匹配的程度——差距越大，反射越强
- 信号上升时间——上升沿越陡，反射越明显
你想想看，现在芯片的上升时间越来越快，从纳秒级降到皮秒级，反射问题自然越来越突出。
2. 串扰
串扰，说白了就是「隔壁老王」在捣乱。一条走线上的信号，通过电磁场耦合到旁边的走线上。
我遇到过最夸张的一次，板子上两根平行走线走了5厘米，结果一根线上的时钟信号，直接在另一根数据线上「印」出了毛刺。那批板子差点报废。
串扰分两种：
- 容性串扰——通过寄生电容耦合，主要影响信号的边沿
- 感性串扰——通过互感耦合，主要影响信号的幅度
注意：串扰不是线距拉大就万事大吉了。我记得有次做一款FPGA板，3W原则都满足了，串扰还是超标。后来发现是参考层不连续导致的。嗯，这里要注意，参考层比线距更重要。
3. 电源噪声
电源噪声，很多人容易忽略。但我要说，电源噪声是SI问题的「隐形杀手」。
为什么？因为芯片内部的所有逻辑门，都需要从电源获取能量。如果电源波动太大，门电路的阈值电压就会漂移。信号判断「0」还是「1」，就变得不可靠了。
电源噪声的主要来源：
- 同步开关噪声（SSN）——大量IO同时翻转，瞬间电流巨大
- IR压降——电源路径上的电阻导致电压下降
- 谐振——电源分配网络（PDN）的寄生电感和电容形成谐振
我个人习惯，设计电源时至少留20%的余量。别卡着芯片的极限去设计，那是给自己挖坑。
4. EMI（电磁干扰）
EMI是信号完整性的「外部表现」。你的板子内部信号完整性问题没处理好，对外就会辐射电磁波，干扰其他设备。
反过来，外部的电磁波也会耦合到你的板子上，影响内部信号质量。这就是EMS（电磁敏感度）。
EMI的三大要素：
- 干扰源——时钟、高速数据线、开关电源等
- 耦合路径——空间辐射、传导耦合
- 敏感设备——被干扰的电路
避坑指南：我曾经设计一款消费电子产品，EMI测试死活过不了。查了三天，发现是散热片没接地，变成了一个「天线」。接地之后，EMI直接降了10dB。所以，散热片一定要接地，别偷懒。
知识体系总览
下面这张图，是我梳理的信号完整性知识框架。你可以把它当作快速诊断的「地图」。
快速诊断思路
遇到SI问题，我一般按这个顺序排查：
- 先看反射——用TDR（时域反射计）测阻抗，或者看示波器波形有没有过冲
- 再查串扰——看受害线与被干扰线的位置关系，检查间距和参考层
- 检查电源——用示波器测电源纹波，看有没有周期性噪声
- 最后排查EMI——用近场探头扫板子，找辐射热点
记住：80%的SI问题，根源都在前三项。EMI往往是前三个问题的「并发症」。
好了，这一章的内容就到这里。信号完整性不是什么玄学，它是有规律可循的。你只要掌握了这四个根源，遇到问题就知道从哪儿下手了。
公众号:蓝海资料掘金营，微信deep3321