第二章 传输线理论：信号完整性的基石

说实话，我入行那会儿，对传输线理论是有点发怵的。总觉得那是微波射频工程师才需要搞懂的东西。直到有一次，我调试一块高速数字板，时钟信号眼图惨不忍睹，怎么调都调不好。折腾了两天，最后发现就是一根走线没按传输线来处理。从那以后，我算是彻底明白了——不懂传输线，就别谈信号完整性。

这一章，咱们就把传输线理论的核心东西捋一遍。不搞复杂的电磁场推导，咱们从工程应用的角度来理解。

2.1 传输线模型：信号不是瞬间到达的

很多新手工程师有个误区：认为PCB上的走线就是一根理想的导线，信号从一端到另一端是瞬间完成的。嗯，这个想法在低频时问题不大，但在高速数字电路里，它完全不对。

为什么？因为信号的本质是电磁波。电磁波在介质中传播需要时间。当信号的上升沿足够快（比如小于1ns），走线的长度又比较长（比如超过信号上升沿对应长度的1/6），那这根走线就不能再当做一个集总参数元件来看待了，必须用分布参数模型——也就是传输线模型来分析。

核心判断准则：

当走线长度 > 信号上升沿对应空间长度的 1/6 时，必须按传输线处理。

举个例子：信号上升沿为 1ns，在FR4板材中传播速度约为 6 inch/ns，那么临界长度就是 1 inch。也就是说，只要走线超过 1 inch，你就得把它当传输线来设计。

传输线的等效模型，说白了就是无数个微小的R、L、C、G单元串联并联起来的网络。每个小段都包含：

  • R：导体的串联电阻（单位长度）
  • L：导体的串联电感（单位长度）
  • C：导体间的并联电容（单位长度）
  • G：介质材料的并联电导（单位长度）

我个人习惯把传输线想象成一根水管。水压相当于电压，水流相当于电流。水管本身有摩擦（电阻），有惯性（电感），管壁有弹性（电容），还有渗漏（电导）。这样一想，很多概念就直观了。

2.2 特性阻抗：传输线的“身份证”

特性阻抗，符号是 Z₀，单位是欧姆。它是传输线最重要的参数，没有之一。

定义很简单：在均匀传输线上，行波电压与行波电流的比值。

公式：

Z₀ = √( (R + jωL) / (G + jωC) )

在无损耗或低损耗情况下（高频时R和G可以忽略），简化为：

Z₀ ≈ √(L / C)

你看，特性阻抗只取决于传输线的分布电感和分布电容，跟线长没关系。这就是为什么我说它是传输线的“身份证”——只要材料和几何结构定了，Z₀就定了。

我的经验：在PCB设计中，最常见的单端走线特性阻抗是50Ω，差分对是100Ω。为什么是50Ω？历史原因加上工程折中——50Ω在功率容量、损耗、加工难度之间取得了平衡。你记住这个值就行，别问为什么，问就是行业惯例。

影响特性阻抗的因素有哪些？我列个表：

因素 变化趋势 对Z₀的影响
线宽增加 ↑ Z₀ ↓（电容增大）
介质厚度增加 ↑ Z₀ ↑（电容减小）
介电常数增加 ↑ Z₀ ↓（电容增大）
铜厚增加 ↑ Z₀ ↓（电容略微增大）

我曾经遇到过一块板子，阻抗控制要求50Ω±10%，结果打样回来一测，只有42Ω。查了半天，发现是叠层设计时介质厚度算错了，比设计值薄了20%。嗯，从那以后，我每次做叠层设计都要跟板厂反复确认参数。

2.3 传播延迟：信号跑得有多快

传播延迟，符号 tpd，单位是 ps/inch 或 ns/m。它表示信号在传输线上传播单位长度所需要的时间。

公式：

tpd = √(L × C)

或者用介电常数表示：

tpd = √(εr) / c

其中 c 是光速（约 3×10⁸ m/s），εr 是介质的相对介电常数。

在FR4板材中，εr 大约为4.2，所以：

tpd ≈ √4.2 / 3×10⁸ ≈ 6.8 ns/m ≈ 170 ps/inch

也就是说，信号在FR4上每走1英寸，大约需要170皮秒。你想想看，如果一根走线长10英寸，信号从驱动端到接收端就需要1.7ns。这个延迟在时序分析里是必须考虑的。

注意：传播延迟跟频率有关系吗？严格来说，有。因为介电常数会随频率变化（这叫色散效应）。但在大多数数字电路的工作频段内，这个变化不大，工程上可以忽略。不过在做高速串行链路（比如10Gbps以上）时，这个效应就不能忽视了。

2.4 反射系数：阻抗不匹配的后果

反射，是信号完整性问题的头号元凶。为什么会有反射？说白了，就是阻抗不匹配。

当信号沿着传输线传播，遇到阻抗变化的地方（比如从50Ω变到75Ω），一部分能量会继续向前传输，另一部分能量会被反射回来。反射系数 Γ 就是用来描述这个反射强弱的。

公式：

Γ = (ZL - Z₀) / (ZL + Z₀)

其中 ZL 是负载阻抗，Z₀ 是传输线特性阻抗。

几种特殊情况：

  • 匹配状态：ZL = Z₀，Γ = 0，没有反射。这是理想情况。
  • 开路：ZL = ∞，Γ = 1，全反射，反射波与入射波同相。
  • 短路：ZL = 0，Γ = -1，全反射，反射波与入射波反相。

反射会造成什么后果？信号过冲、下冲、振铃、台阶……这些都是SI问题的典型表现。我调试过一块DDR3的板子，数据线上的信号总是有毛刺，用示波器一看，就是末端端接电阻焊错了，本该是50Ω的贴了33Ω。换回来，问题立刻消失。

避坑指南：我曾经犯过一个低级错误——以为只要源端匹配了，末端就不用管。结果信号在末端反射回来，又在源端反射回去，来回震荡了好几个周期才稳定。记住：要消除反射，要么源端匹配，要么末端匹配，或者两端都匹配。只匹配一端是不够的。

2.5 时域反射计（TDR）原理：给传输线做“B超”

TDR，全称Time Domain Reflectometry，时域反射计。它是SI工程师最常用的测量工具之一。我个人觉得，TDR就像给传输线做B超——发射一个脉冲进去，然后看反射回来的信号，就能知道传输线上哪里有“病灶”。

工作原理：

  1. TDR仪器向被测传输线发射一个快速上升沿的阶跃信号（上升时间通常为几十皮秒）。
  2. 信号在传输线上传播，遇到阻抗不连续点就会产生反射。
  3. TDR仪器测量反射回来的电压波形，并与入射信号进行比较。
  4. 根据反射波的幅度、极性和时间位置，计算出阻抗变化的位置和大小。

反射电压 Vref 与入射电压 Vinc 的关系：

Vref = Γ × Vinc

TDR显示的阻抗值：

Zmeasured = Z₀ × (1 + Γ) / (1 - Γ)

下面我用一张SVG图来展示TDR测量的基本原理：

TDR测量原理示意图 TDR 阶跃信号源 被测传输线（特性阻抗 Z₀） 入射波 反射波 阻抗突变点 负载 TDR波形显示 时间 → 阻抗 入射阶跃 反射信号 Z₀ Z₁ TDR能告诉我们什么？ 1. 阻抗不连续的位置 2. 阻抗变化的大小 3. 不连续点的类型 （容性/感性/开路/短路）

在实际项目中，TDR的用途非常广泛：

  • 阻抗验证：检查PCB走线的实际阻抗是否与设计值一致
  • 故障定位：找到电缆或PCB走线中的断路、短路点
  • 连接器评估：评估连接器、过孔等不连续点对信号的影响
  • 串扰分析：通过TDR观察相邻走线间的耦合情况

我的建议：如果你刚开始接触TDR，别急着看复杂的波形。先学会看最简单的——一条均匀走线的TDR波形应该是一条平坦的直线。看到有起伏、有台阶，就说明有问题。我曾经用TDR找到过一个BGA焊盘下的阻抗凹陷，就是因为焊盘设计太大，导致局部电容过大。改小焊盘后，问题解决。

2.6 本章小结

传输线理论是信号完整性的根基。这一章我们讲了五个核心概念：

  • 传输线模型：用分布参数RLCG来描述实际走线
  • 特性阻抗：传输线的固有属性，由材料和几何结构决定
  • 传播延迟：信号在介质中传播需要时间，必须纳入时序分析
  • 反射系数：阻抗不匹配导致信号反射，是SI问题的根源
  • TDR原理：通过发射脉冲并分析反射波，诊断传输线“健康状态”

记住一句话：控制好阻抗，就控制好了信号完整性的一半。下一章我们会深入讨论串扰和损耗，但在此之前，请确保你真正理解了传输线的这些基本概念。因为后面所有的内容，都是建立在这个基础之上的。

公众号:蓝海资料掘金营，微信deep3321

← 上一章 📖 返回目录 下一章 →