第3章反射与端接

第三章反射与端接

反射这个问题，说白了就是信号在传输路径上遇到了「阻抗突变」。就像你开车正常行驶，突然路面从柏油路变成了沙地——车轮肯定会打滑一下。信号也一样，遇到阻抗变化就会有一部分能量反弹回来。

我刚开始做高速设计时，就被反射坑过一次。一块DDR3板子，跑800MHz时总是不稳定，查了三天，最后发现是末端没做端接，反射信号叠加在源端，把眼图搞得一塌糊涂。从那以后，我对端接这件事就特别上心。

反射是怎么发生的？核心就一句话：阻抗不连续。

信号在传输线上传播时，每时每刻都在「看」前方的阻抗。如果前方阻抗和当前一样，信号就愉快地继续走。如果不一样，一部分能量继续前进，另一部分就反射回来。

反射系数Γ的计算公式很简单：

Γ = (Z_load - Z0) / (Z_load + Z0)

其中Z0是传输线的特性阻抗，Z_load是负载端的阻抗。

你想想看，如果Z_load等于Z0，Γ就是0——完美匹配，没有反射。如果Z_load开路（无穷大），Γ就是1——信号全反射回来。如果Z_load短路（0），Γ就是-1——信号反相反射。

关键点：反射回来的信号会叠加在原始信号上，造成过冲、下冲、振铃。严重时会导致逻辑误判，把0当成1，或者把1当成0。

我在项目中遇到过最典型的案例：一根50Ω的走线，末端接了一个100Ω的接收器。反射系数算一下：(100-50)/(100+50)=0.333，也就是33%的能量被反射回来。这个反射信号回到源端，如果源端也不匹配，又会再次反射……来回几次，信号就「抖」起来了。

源端端接，也叫串联端接。做法很简单：在驱动器的输出端串一个电阻，让源端阻抗和传输线阻抗匹配。

为什么这么做有效？因为反射信号回到源端时，如果源端阻抗匹配，能量就被吸收掉了，不会再次反射。

电阻值怎么选？一般这样算：

R_series = Z0 - R_driver

比如驱动器的输出阻抗是10Ω，传输线是50Ω，那就串一个40Ω的电阻。

我的习惯：源端端接的电阻尽量靠近驱动器的输出引脚放置。我曾经见过有人把电阻放在走线中间，效果大打折扣。

源端端接的优点很明显：只用一个电阻，不增加直流功耗。缺点呢？它会降低信号的上升沿速度，因为RC延迟变大了。对于高速信号，这个影响需要仔细评估。

并联端接，就是在接收端把信号拉到地或者电源上。最常见的做法是：在接收端放一个电阻到地，阻值等于传输线的特性阻抗。

比如50Ω的走线，就在末端放一个50Ω电阻到地。这样信号到达末端时，看到的阻抗就是50Ω，完美匹配。

但这里有个坑——直流功耗。如果信号高电平是3.3V，50Ω到地，电流就是3.3/50=66mA。对于低功耗设计来说，这个电流太大了。

我曾经踩过的坑：在一个低功耗IoT项目里用了并联端接，结果整个系统的待机电流从10μA飙到了60mA。后来不得不换成AC端接才解决问题。

AC端接是并联端接的改良版。它在电阻和地之间串了一个电容，这样直流路径被电容隔断，只有交流信号才能通过。

电容值怎么选？一般要保证RC时间常数远大于信号的上升时间。经验公式：

C > 10 × Tr / Z0

比如上升时间Tr=1ns，Z0=50Ω，那么C > 10×1ns/50Ω = 200pF。我一般取470pF或1nF，留点余量。

AC端接的好处是：直流功耗几乎为零，同时还能有效抑制反射。缺点是多了一个电容，占板面积大一些，而且电容的寄生参数在高频时会引入新的问题。

戴维南端接，也叫分压端接。它用两个电阻组成分压网络，一个拉到电源，一个拉到地。两个电阻的并联值等于传输线的特性阻抗。

比如50Ω的走线，可以用R1=82Ω拉到VCC，R2=120Ω拉到地。并联值：82||120 ≈ 48.7Ω，接近50Ω。

戴维南端接的好处是：它同时提供了上拉和下拉路径，对信号的直流偏置有稳定作用。而且两个电阻分压，可以设定一个参考电压，适合某些特定电平标准的接口。

缺点呢？两个电阻都有直流电流，功耗比并联端接还大。而且需要两个电阻，占板面积也翻倍。

下面这张图把反射与端接的核心逻辑串起来了。你可以看到，反射的根源是阻抗不连续，而端接的本质就是「制造阻抗匹配」。

总结一下我的经验：没有万能的端接方案。每个项目都要根据信号速率、功耗预算、板面积、成本来权衡。我个人习惯是先做仿真，看看反射的严重程度，再决定用哪种端接。别一上来就堆电阻电容，那是在浪费钱。

嗯，反射和端接这部分就聊到这儿。记住一句话：阻抗匹配是信号完整性的基石。搞懂了反射，你就掌握了SI的第一把钥匙。