1. ESD现象与危害：静电放电的基本原理、ESD对芯片的破坏机制、行业标准概览（HBM/CDM/MM）
各位工程师朋友，咱们今天聊聊ESD。说白了，静电放电就是两个带了不同电荷的物体，突然来个亲密接触。你想想看，冬天脱毛衣时噼里啪啦的火花，那就是最典型的ESD。但在芯片世界里，这事儿可就没那么浪漫了。
1.1 静电是怎么来的？
静电的产生，本质上就是电荷的转移和积累。我刚开始做ESD设计时，总觉得这玩意儿玄乎。后来想通了，其实就是摩擦起电、感应起电这些初中物理知识。
- 摩擦起电：两种不同材料摩擦，电子跑得快的材料带正电，跑得慢的带负电。比如人走路时鞋底和地毯摩擦，人体就能带上几千伏的电压。
- 感应起电：带电物体靠近导体，导体内部的电荷重新分布。这就像你拿着带电的梳子靠近小纸片，纸片会被吸起来。
- 直接接触：两个带电体直接碰在一起，电荷瞬间转移。
关键数据：人体在干燥环境下行走，可产生1.5kV~15kV的静电电压。而芯片内部最薄弱的栅氧化层，可能连5V都扛不住。这中间的差距，就是咱们ESD设计要填的坑。
1.2 ESD对芯片的破坏机制
ESD对芯片的破坏，我把它分成三类。嗯，这里要注意，不是所有ESD事件都会立刻让芯片报废，有些是慢慢积累的损伤。
1.2.1 热击穿（最直接的杀手）
ESD电流瞬间流过芯片内部，局部温度可以飙升到上千摄氏度。硅材料在高温下会熔化，形成熔丝或空洞。我在项目中遇到过一颗芯片，ESD测试后功能正常，但用显微镜一看，金属走线已经熔断了。这就是典型的「半死不活」状态。
1.2.2 介质击穿（栅氧化层的噩梦）
栅氧化层是芯片上最薄弱的环节。ESD高压加在栅极上，氧化层内部的电场强度一旦超过临界值（通常约10MV/cm），就会发生不可逆的击穿。你想想看，一个1.8V的IO口，栅氧化层厚度可能只有3nm左右。ESD电压哪怕只有几百伏，加在上面也是毁灭性的。
避坑指南：我曾经遇到过一颗芯片，ESD测试通过了HBM 2kV，但客户反馈上机后批量失效。后来排查发现，是CDM事件导致的栅氧化层软击穿。这种损伤用常规测试很难发现，但芯片工作一段时间后就会出问题。所以，千万别只看HBM测试结果。
1.2.3 电迁移与金属熔化
ESD大电流流过金属互连线时，会产生焦耳热。如果电流密度超过金属的电迁移阈值，金属原子就会发生迁移，形成空洞或小丘。严重时金属线直接熔断。我记得有一次分析失效芯片，用FIB切开一看，VDD和VSS之间的金属线已经变成了一个「小灯泡」——熔断了。
1.3 行业标准概览
ESD测试标准，说白了就是模拟不同场景下的静电放电事件。目前业界主流的有三个模型：HBM、CDM、MM。我习惯把它们理解为三种不同的「攻击方式」。
| 模型 | 全称 | 模拟场景 | 典型电压 | 上升时间 | 峰值电流（2kV时） |
|---|---|---|---|---|---|
| HBM | 人体放电模型 | 带电人体接触芯片引脚 | 500V~8kV | 2~10ns | ~1.33A |
| CDM | 充电器件模型 | 芯片自身带电后接触地 | 200V~2kV | <1ns | ~15A（极快） |
| MM | 机器放电模型 | 带电机器接触芯片 | 100V~400V | 5~30ns | ~3.75A |
1.3.1 HBM（人体放电模型）
这是最经典的ESD模型。模拟的是一个人体（比如操作员）带了静电，然后用手去摸芯片的引脚。人体等效为一个100pF的电容串联一个1.5kΩ的电阻。为什么是100pF和1.5kΩ？这是根据人体平均电容和电阻统计出来的。我个人习惯把HBM看作是「慢而持久」的攻击，因为RC时间常数大约150ns，电流持续时间较长。
1.3.2 CDM（充电器件模型）
CDM是芯片设计中最头疼的模型。它模拟的是芯片在自动化生产过程中，自身积累了电荷，然后某个引脚突然碰到地。你想想看，芯片本身就是一个电容，电荷都储存在它身上。当引脚接地时，所有电荷瞬间通过这个引脚释放。上升时间不到1ns，峰值电流可以高达15A以上。这就像用一根细针去捅一个高压气球——瞬间爆炸。
个人经验：CDM测试对芯片内部电路的破坏力远大于HBM。我见过很多芯片HBM能过4kV，但CDM连250V都过不了。原因很简单：CDM的电流上升太快，ESD保护电路还没来得及开启，内部电路就已经被击穿了。所以，做ESD设计时，一定要优先考虑CDM的防护。
1.3.3 MM（机器放电模型）
MM模型现在用得少了，但有些客户还会要求。它模拟的是金属机器（比如机械臂）带了静电后接触芯片。机器等效为200pF电容串联0Ω电阻（理想情况下）。实际上机器也有内阻，但标准里规定为0Ω。MM的电流比HBM大得多，但上升时间稍慢。我个人觉得MM更像是一个「过渡模型」，现在很多标准已经把它合并到HBM或CDM里了。
1.4 知识体系框架
为了让大家更直观地理解本章内容，我画了一张图。这张图把ESD现象、破坏机制和行业标准串在了一起。
这张图把本章的核心逻辑串起来了。从左到右，从静电怎么产生，到怎么破坏芯片，再到用什么标准去衡量。我个人觉得，做ESD设计不能只盯着标准看，得先理解物理本质。标准只是工具，不是目的。
1.5 小结
这一章咱们聊了ESD的基本原理、对芯片的三种破坏机制，以及HBM/CDM/MM三个主流标准。说白了，ESD防护就是一场「电荷管理」的游戏。你控制不了静电的产生，但你可以控制静电的释放路径。
我记得刚入行时，师傅跟我说过一句话：「ESD设计不是玄学，是物理。」这么多年下来，我越来越认同这句话。每一个失效案例背后，都有清晰的物理机制。咱们做设计的，就是要找到那个机制，然后堵住它。
核心要点回顾：
- 静电电压可以很高（kV级），但芯片耐受能力很低（V级）
- ESD破坏主要有热击穿、介质击穿、电迁移三种模式
- HBM模拟人体放电，CDM模拟芯片自放电，MM模拟机器放电
- CDM是最难防护的模型，因为上升时间极快
公众号:蓝海资料掘金营，微信deep3321