4、ESD与芯片性能的协同优化：ESD器件寄生参数对电路性能的影响、低电容ESD设计技术、高速接口ESD优化案例

各位工程师朋友，咱们接着聊。前面几章我们把ESD的基本原理和防护架构讲透了，但有个问题一直绕不开——ESD器件不是白给的，它是有代价的。这个代价，就是寄生参数。

你想想看，一个ESD器件放在IO口上，它就像个“保镖”。平时没事的时候，它得老老实实待着，不能影响电路正常工作。可一旦有ESD事件，它得立刻冲上去泄放电流。这个“不影响正常工作”的要求，在高速电路里特别难满足。

我做过一个28Gbps的SerDes项目，那会儿真是被ESD寄生电容折磨得够呛。今天我就把这块的经验掰开了揉碎了讲给你听。

4.1 ESD器件寄生参数对电路性能的影响

ESD器件的寄生参数，说白了就是三个东西：寄生电容、寄生电阻、寄生电感。其中，寄生电容是高速电路的“头号杀手”。

咱们来看一个典型的GGNMOS（栅接地NMOS）结构。它的寄生电容主要来自三个方面：

• 漏结电容（C_jd）：漏区与衬底之间的PN结电容，占大头
• 栅重叠电容（C_gd）：栅极与漏区之间的交叠电容
• 金属互连电容（C_m）：ESD器件到IO焊盘的走线电容

我习惯用一个简单的公式来估算总寄生电容：

C_ESD ≈ C_jd + C_gd + C_m
     ≈ (A_d × C_j) + (W × C_ov) + C_m

其中A_d是漏区面积，C_j是单位面积结电容，W是器件宽度，C_ov是单位宽度栅重叠电容。

这个公式看着简单，但实际项目中坑很多。我记得有一次，一个客户的设计在3Gbps速率下眼图闭合严重，查了半天发现是ESD器件的漏区面积画得太大了，寄生电容直接干到了1.2pF。你想想看，1.2pF的电容挂在50欧姆的传输线上，3dB带宽才多少？

寄生电阻的影响也不容忽视。ESD器件的导通电阻（R_on）会在ESD事件中产生压降，这个压降如果太大，可能会损坏内部电路。我建议在版图设计时，尽量缩短ESD器件到IO焊盘的距离，减少金属走线的寄生电阻。

4.2 低电容ESD设计技术

既然寄生电容这么讨厌，那怎么降低它呢？我总结了几个实用的方法。

4.2.1 减小器件尺寸

最直接的方法就是减小ESD器件的尺寸。但这里有个矛盾——尺寸小了，电容小了，但ESD防护能力也弱了。怎么平衡？

我个人习惯的做法是：先根据系统级ESD要求（比如IEC 61000-4-2的8kV接触放电）确定需要的ESD器件总宽度，然后在这个宽度下，通过优化版图来最小化寄生电容。

4.2.2 采用堆叠二极管结构

堆叠二极管（Stacked Diode）是低电容ESD设计的经典方案。它的原理很简单：把多个二极管串联起来，每个二极管的结电容串联后，总电容会减小。

C_total = 1 / (1/C1 + 1/C2 + ... + 1/Cn)

举个例子，两个100fF的二极管串联，总电容只有50fF。但代价是导通电压翻倍了。所以一般堆叠2-3级比较合适，再多的话导通电压太高，ESD保护效果会打折扣。

4.2.3 使用SCR结构

SCR（Silicon Controlled Rectifier）结构是低电容ESD的“终极武器”。它的寄生电容可以做到50fF以下，而且单位面积泄放能力很强。

我曾经在一个40nm的USB 3.0项目中用过SCR，效果非常好。但SCR有个缺点——触发电压高，而且容易发生闩锁（Latch-up）。所以设计时需要在触发电路中下功夫。

4.2.4 版图优化技巧

除了器件结构，版图布局也很关键。我建议：

• 使用叉指（Interdigitated）结构，减小漏区面积
• 尽量使用STI（浅槽隔离）来隔离器件，减少寄生电容
• 在ESD器件周围加P+保护环，防止闩锁

4.3 高速接口ESD优化案例

光说不练假把式。咱们来看一个具体的案例——USB 3.0 SuperSpeed接口的ESD优化。

4.3.1 设计要求

USB 3.0的SuperSpeed信号速率是5Gbps，差分阻抗要求100欧姆，共模阻抗要求50欧姆。ESD要求是接触放电8kV，空气放电15kV。

这个项目我印象很深。当时我们用的工艺是28nm CMOS，IO电压1.8V，核心电压0.9V。

3.3.2 方案选择

我们对比了三种方案：

方案	寄生电容	ESD能力	面积	适用性
GGNMOS	~300fF	强	大	不适用于5Gbps
堆叠二极管	~150fF	中等	中等	勉强可用
SCR	~80fF	强	小	推荐

最终我们选择了SCR方案。但SCR的触发电压高，我们加了一个RC触发电路来降低触发电压。

4.3.3 仿真验证

设计完成后，我们做了TDR（时域反射计）仿真和眼图仿真。TDR仿真结果显示，加了ESD器件后，差分阻抗从100欧姆降到了95欧姆，还在可接受范围内。

眼图仿真结果更关键。在5Gbps速率下，不加ESD时眼高是400mV，眼宽是0.9UI。加了SCR后，眼高降到了380mV，眼宽降到了0.85UI。这个损失在可接受范围内。

4.3.4 流片测试结果

芯片回来后，我们做了ESD测试。HBM（人体模型）通过了2kV，CDM（充电器件模型）通过了500V，系统级ESD通过了8kV接触放电。嗯，这个结果还算满意。

但有个小插曲——在系统级测试时，有一个样品在空气放电15kV时失效了。后来分析发现是SCR的触发电路响应不够快，导致ESD电流没有及时泄放。我们调整了RC触发电路的参数，把时间常数从1ns改到了0.5ns，问题就解决了。

4.4 总结与建议

好了，这一章的内容就这些。我最后总结几个要点：

• ESD器件的寄生电容是高速电路设计的“拦路虎”，必须认真对待
• 低电容ESD设计有堆叠二极管、SCR等多种方案，要根据实际需求选择
• 版图优化可以显著降低寄生参数，不要忽视
• 仿真验证是必须的，TDR和眼图仿真能帮你提前发现问题

做ESD设计，说白了就是在“保护”和“性能”之间找平衡。没有完美的方案，只有最适合的方案。希望今天的分享能帮你在实际项目中少走弯路。

---

公众号:蓝海资料掘金营，微信deep3321