第二章：ESD防护设计基础——片上ESD防护网络架构与关键器件
各位同学，欢迎来到第二章。上一章我们聊了ESD失效的惨痛教训，这一章咱们就深入内部，看看芯片上到底怎么防ESD。
ESD防护，说白了就是给静电电荷准备一条“安全泄放通道”。你不能让电荷硬闯核心电路，得给它安排一条“高速公路”，让它快速、安全地流到地上去。这个“高速公路系统”，就是片上ESD防护网络。
2.1 片上ESD防护网络架构
一个完整的ESD防护网络，通常包含三大块：
- I/O到VDD的路径：正电荷从I/O脚往电源轨泄放。
- I/O到VSS的路径：负电荷从I/O脚往地轨泄放。
- VDD到VSS的路径：电源轨之间的电荷均衡，防止电源轨电位差过大。
我个人习惯把这种架构叫做“全轨防护”。你想想看，如果只做了I/O到地的路径，电源轨之间没有防护，那正电荷打到VDD上，VDD电位瞬间飙升，核心电路照样完蛋。
核心原则：ESD防护网络必须覆盖所有可能的电流路径，不能有“漏网之鱼”。
下面这张图是我自己画的典型ESD防护网络架构，你可以直观地看到各个路径的关系：
这张图里，D1和D2是二极管，负责I/O到电源轨的路径。GGNMOS负责VDD到VSS的路径。三者配合，形成一个完整的防护闭环。
2.2 关键器件之一：GGNMOS
GGNMOS，全称是Gate-Grounded NMOS。名字听着挺唬人，其实就是栅极接地的NMOS管。
工作原理：
- 正常工作时，栅极接地，管子关断，不影响电路。
- ESD事件来临时，漏极电压迅速升高，达到击穿电压后，发生雪崩击穿。
- 雪崩产生的空穴流向衬底，抬升衬底电位，触发寄生NPN双极晶体管。
- 寄生BJT导通，形成低阻抗通路，把电流泄放到源极（地）。
这里有个关键参数叫触发电压Vt1。Vt1必须低于栅氧化层的击穿电压，否则ESD还没触发，栅氧先坏了。
我的经验：有一次设计GGNMOS，我为了追求低触发电压，把沟道长度做得很短。结果Vt1确实降下来了，但漏电流也大了不少。后来我调整了掺杂浓度，才找到平衡点。记住，GGNMOS的设计是“走钢丝”，各项参数要反复权衡。
设计要点：
- 沟道长度：不宜过短，否则容易发生穿通。
- 镇流电阻：在漏极串联多晶硅电阻，确保电流均匀分布。
- 版图布局：采用叉指结构，增大有效宽度。
2.3 关键器件之二：SCR
SCR，可控硅整流器。这东西在ESD防护里是个“狠角色”。
为什么狠？因为它的单位面积泄放能力是GGNMOS的5到10倍。你想想看，同样面积的芯片，SCR能扛住更大的ESD电流。
工作原理：
- SCR本质上是PNPN四层结构，内部寄生着一个NPN和一个PNP晶体管。
- ESD触发时，两个寄生BJT互相正反馈，迅速进入深度导通状态。
- 导通后维持电压Vh很低，电流很大，泄放效率极高。
注意：SCR有个“死穴”——闩锁效应。一旦触发，只要电流大于维持电流，它就一直导通。如果VDD上电后SCR没关断，芯片就“死”了。所以SCR常用于I/O防护，很少用在电源轨之间。
我曾经在一个项目中，为了追求高防护等级，在电源轨之间用了SCR。结果上电瞬间，电源噪声触发了SCR，芯片直接短路。从那以后，我学乖了——电源轨之间老老实实用GGNMOS。
2.4 关键器件之三：二极管
二极管是ESD防护里最基础的器件，也是我最喜欢用的。为什么？因为它简单、可靠、好建模。
工作原理：
- 正向偏置时，二极管导通，压降约0.7V（硅管）。
- 反向偏置时，二极管截止，只有微小的漏电流。
- ESD事件中，二极管利用正向导通特性，把电荷从I/O引到电源轨。
关键参数：
| 参数 | 含义 | 典型值 |
|---|---|---|
| If | 正向电流能力 | >1A (HBM) |
| Vf | 正向压降 | 0.7V @ 1mA |
| Vbr | 反向击穿电压 | >5V (视工艺) |
| Cj | 结电容 | <0.5pF (高速I/O) |
设计要点：
- 尺寸：二极管宽度越大，电流能力越强，但寄生电容也越大。
- 布局：尽量靠近I/O Pad，减少引线电感。
- 串联电阻：有时需要串联小电阻，限制峰值电流。
避坑指南：我曾经在高速接口设计里，用了大尺寸二极管来提升ESD等级。结果信号眼图全塌了——寄生电容太大。后来我改用SCR配合小二极管，才兼顾了ESD和信号完整性。记住，ESD设计永远是“取舍的艺术”。
2.5 三种器件的对比与选择
说了这么多，到底该用哪种？我整理了一个对比表，方便你决策：
| 特性 | 二极管 | GGNMOS | SCR |
|---|---|---|---|
| 电流能力/面积 | 中等 | 较强 | 最强 |
| 触发电压 | 低 (0.7V) | 中等 (5-10V) | 较高 (可调) |
| 寄生电容 | 较大 | 中等 | 较小 |
| 闩锁风险 | 无 | 低 | 高 |
| 适用场景 | I/O到电源轨 | 电源轨之间 | 高速I/O |
嗯，这里要注意：没有“万能”的ESD器件。实际项目中，我经常是三种器件混着用。比如高速接口用SCR+二极管，普通I/O用GGNMOS+二极管，电源轨之间用GGNMOS。具体怎么搭，要看你的芯片工作频率、电压、面积预算。
好了，这一章的内容就到这里。ESD防护网络架构和三个关键器件，是后续所有高级话题的基础。你把这些吃透了，后面讲CDM、HBM、系统级ESD的时候，才能跟得上节奏。