第二章 光电子芯片制造工艺基础

各位工程师朋友，这一章咱们聊聊芯片制造的六大核心工艺。说实话，这些工艺看着是基础，但我在流片过程中吃过不少亏。今天我把自己的经验和教训都摊开来讲，希望能帮你少走弯路。

2.1 外延生长——芯片的「地基」

外延生长，就是在衬底上长出一层单晶薄膜。这层膜的质量，直接决定了后续器件的性能。

我个人习惯把外延比作「盖房子的地基」。地基没打好，后面装修再漂亮也白搭。我在项目中遇到过一件事：有一批激光器芯片，死活出不了光。查了三个月，最后发现是外延层有位错。嗯，从那以后，我每次流片前都要先看外延的XRD数据。

常见的外延技术有：

• MOCVD（金属有机化学气相沉积）——最常用，适合量产
• MBE（分子束外延）——精度高，适合研究级器件
• LPE（液相外延）——老工艺，现在用得少了

2.2 光刻——把设计「印」到芯片上

光刻，说白了就是照相。把版图上的图形，通过光刻胶转移到芯片表面。

你想想看，光电子芯片的波导宽度经常是几百纳米，甚至几十纳米。这么小的尺寸，全靠光刻机来保证。我记得第一次做DBR光栅，周期只有240nm，光刻机分辨率不够，做出来全是糊的。后来换了电子束光刻才搞定。

光刻的关键步骤：

1. 清洗衬底（不能有颗粒，否则就是「鬼影」）
2. 涂胶（旋涂，厚度均匀性要控制在±1%以内）
3. 前烘（去除溶剂，我一般100℃烘90秒）
4. 曝光（紫外光或电子束）
5. 显影（把曝光区域溶解掉）
6. 坚膜（让光刻胶更耐刻蚀）

2.3 刻蚀——把图形「刻」出来

光刻只是画了个样子，真正把结构做出来，靠的是刻蚀。

刻蚀分两种：湿法刻蚀和干法刻蚀。湿法便宜但各向同性，刻出来的侧壁是圆弧的。干法贵但各向异性，能刻出垂直的侧壁。做光电子芯片，我强烈建议用干法刻蚀，尤其是ICP-RIE（感应耦合等离子体反应离子刻蚀）。

为什么侧壁角度这么重要？因为光波导的侧壁如果太斜，光就会散射出去，损耗就大了。我曾经有一版芯片，侧壁角度只有80°，结果波导损耗比设计值高了3倍。嗯，那版芯片直接报废了。

2.4 薄膜沉积——给芯片「穿衣服」

薄膜沉积，就是在芯片表面再长一层其他材料的薄膜。比如做绝缘层、钝化层、或者光学增透膜。

常用的方法有：

• PECVD（等离子体增强化学气相沉积）——温度低，适合做SiO₂、SiNₓ
• 溅射——适合做金属薄膜
• ALD（原子层沉积）——精度最高，但速度慢

我个人习惯用PECVD做SiO₂钝化层。温度控制在300℃，折射率调到1.46左右。有一次我偷懒没测折射率，结果沉积出来的SiO₂折射率是1.5，导致光场泄漏。从那以后，每批薄膜我都用椭偏仪测一下。

2.5 金属化——给芯片「接电线」

金属化，就是做电极。光电子芯片需要电极来注入电流，或者做热沉散热。

常见的金属体系：

材料体系	用途	注意事项
Ti/Pt/Au	P型电极	Ti做粘附层，Pt做阻挡层，Au做导电层
Ni/Ge/Au	N型电极	需要退火形成欧姆接触
Cr/Au	热沉/焊盘	Cr粘附性好，但要注意厚度

2.6 解理与镀膜——芯片的「最后一步」

解理，就是把晶圆切成单个芯片。镀膜，是在芯片端面镀上增透膜或高反膜。

解理这个步骤，看着简单，其实最容易出问题。晶圆解理时如果用力不均匀，端面就会崩边。崩边的芯片，光从端面出来时会有散射，耦合效率大打折扣。

我建议用金刚石划片机，划片深度控制在晶圆厚度的1/3左右，然后用手轻轻一掰就开了。镀膜的话，我一般用电子束蒸发，镀一层λ/4厚度的SiO₂或TiO₂。

镀膜厚度的控制也很关键。我做1550nm激光器时，端面增透膜镀λ/4厚度（约260nm），反射率可以降到0.1%以下。如果厚度偏差超过5%，反射率就会飙升到1%以上，直接影响激光器的性能。

---

好了，六大工艺就讲到这里。每个工艺都有它的门道，我这些年踩过的坑，都写在上面了。希望你能记住一句话：工艺细节决定芯片成败。别嫌我啰嗦，这些经验都是用真金白银换来的。