第四章 光波导版图设计：条形波导、脊形波导、弯曲波导的设计规则与常见陷阱
光波导，说白了就是光走的「路」。
你想想看，电有金属线，光就得靠波导。波导设计得好不好，直接决定了芯片的损耗、串扰，甚至能不能正常工作。我做了十几年光电子芯片，见过太多流片回来「光路不通」的案例，十有八九都是波导设计出了问题。
核心原则：波导设计不是画条线那么简单。你要考虑材料、工艺、模式、损耗、弯曲半径……每一个参数都牵一发动全身。
4.1 条形波导：最基础，也最容易翻车
条形波导，就是一根长方形的光通道。结构简单，但设计规则并不简单。
4.1.1 宽度与厚度的匹配
条形波导的宽度和厚度，决定了它支持几个模式。单模还是多模？这得算清楚。
我个人习惯，对于硅基波导（SOI），220nm 厚的顶层硅，宽度控制在 450nm~500nm 之间，基本就是单模。如果宽度超过 600nm，恭喜你，多模来了。多模不是不能用，但你要想清楚，模式转换会带来额外的损耗和相位噪声。
| 波导类型 | 厚度 (nm) | 宽度 (nm) | 模式数 |
|---|---|---|---|
| 标准单模条形波导 | 220 | 450~500 | 1 (TE0) |
| 宽波导 | 220 | 600~1000 | 2~3 |
| 厚波导 | 340 | 500 | 2 |
⚠️ 常见陷阱：宽度做窄了，损耗会急剧增加。做宽了，又可能引入高阶模。我曾经有个项目，为了追求低损耗把波导宽度做到 800nm，结果流片回来发现探测器响应曲线乱七八糟——高阶模把信号全搅乱了。
4.1.2 刻蚀深度与侧壁粗糙度
条形波导通常是全刻蚀，也就是把硅层刻到底。刻蚀深度不够，光会泄漏到下面的氧化层。刻蚀过度，又会损伤衬底。
嗯，这里要注意：侧壁粗糙度是隐形杀手。粗糙的侧壁会导致散射损耗，尤其是对于 TE 模式。我建议在版图设计阶段，就要求工艺厂提供侧壁粗糙度的典型值，一般 RMS 小于 5nm 才算合格。
4.2 脊形波导：折中的艺术
脊形波导，就是中间留一条「脊」，两边刻蚀掉一部分。它比条形波导多了一个自由度——脊高和 slab 高度。
4.2.1 脊高与 slab 高度的比例
脊形波导的设计，核心是脊高与 slab 高度的比值。这个比值决定了模式是更集中在脊里，还是扩散到 slab 区域。
我一般推荐脊高占总厚度的 50%~70%。比如 220nm 的硅，脊高 150nm，slab 高度 70nm。这样既能保证模式约束，又方便后续做电极接触。
💡 个人经验：脊形波导的 slab 区域，其实是给电极预留的。如果你要做调制器，slab 高度不能太薄，否则电阻太大，调制速度上不去。我踩过这个坑——第一次做马赫-曾德尔调制器，slab 只留了 40nm，结果调制带宽不到 1GHz，哭都来不及。
4.2.2 脊形波导的弯曲设计
脊形波导做弯曲，比条形波导更麻烦。因为模式不对称，弯曲时容易向 slab 侧泄漏。
我的建议是：脊形波导的弯曲半径至少是条形波导的 1.5 倍。比如条形波导用 5μm 半径，脊形波导就得用 7.5μm 以上。
4.3 弯曲波导：转弯的艺术
光波导不可能全是直线，总得转弯。但转弯就有损耗，就有模式失配。
4.3.1 弯曲半径的选择
弯曲半径越小，芯片面积越省，但损耗越大。这是一个 trade-off。
对于硅基波导，我常用的经验值：
- 低损耗场景：半径 ≥ 10μm，损耗 < 0.1 dB/90°
- 中等密度场景：半径 5~8μm，损耗 0.1~0.3 dB/90°
- 高密度场景：半径 3~5μm，损耗 0.3~0.8 dB/90°
⚠️ 我曾经犯过的错：为了把芯片面积压缩到极致，我把弯曲半径做到了 2μm。仿真看着还行，流片回来一测，损耗直接 2dB/90°。后来查原因，是工艺偏差导致实际半径比设计值小了 0.3μm，模式直接泄漏出去了。所以，设计时一定要留余量，至少比仿真最优值大 20%。
4.3.2 欧拉弯曲 vs 圆弧弯曲
传统的圆弧弯曲，曲率是突变的。光从直波导进入弯曲波导时，模式会突然失配，产生损耗。
欧拉弯曲（也叫 S-bend 或渐近弯曲）就不一样了。它的曲率从 0 逐渐增加到最大值，再逐渐降回 0。模式过渡平滑，损耗可以降低 30%~50%。
我个人现在几乎只用欧拉弯曲，除非面积实在不够。你想想看，同样的半径，欧拉弯曲的损耗更低，何乐而不为？
// 欧拉弯曲的版图生成示例（Python 伪代码）
import numpy as np
def euler_bend(R, theta, L):
"""
R: 最大弯曲半径
theta: 总转角 (弧度)
L: 弯曲段总长度
"""
s = np.linspace(0, L, 100)
# 曲率从 0 线性增加到最大，再线性降回 0
kappa = np.where(s < L/2, 2*s/L, 2*(L-s)/L) * (theta / L)
# 积分得到角度和坐标
phi = np.cumsum(kappa) * (L/100)
x = np.cumsum(np.cos(phi)) * (L/100)
y = np.cumsum(np.sin(phi)) * (L/100)
return x, y
4.4 波导版图设计的常见陷阱总结
做了这么多年，我把最常见的坑总结成一张表，你设计的时候对着检查一遍：
| 陷阱 | 后果 | 避坑方法 |
|---|---|---|
| 波导宽度过窄 | 损耗剧增，甚至截止 | 保持宽度 ≥ 450nm (SOI) |
| 弯曲半径过小 | 辐射损耗，模式失配 | 半径 ≥ 5μm，留 20% 余量 |
| 忽略侧壁粗糙度 | 散射损耗，Q值下降 | 要求工艺厂 RMS < 5nm |
| 脊形波导 slab 太薄 | 电阻大，调制速度慢 | slab 高度 ≥ 60nm |
| 直波导与弯曲波导直接连接 | 模式失配损耗 | 使用欧拉弯曲或偏移补偿 |
避坑指南：我曾经有一个项目，流片前仿真一切完美，结果回来一测，损耗比仿真大了 3 倍。查了两个月，最后发现是版图里波导的拐角处用了 90° 直角转弯，没有加任何圆角。直角转弯在光波导里就是灾难——光会在拐角处直接散射掉。从那以后，我规定团队所有波导拐角必须用圆弧或欧拉弯曲，直角转弯一律禁止。
4.5 波导版图设计流程
下面这张图是我自己总结的波导版图设计流程，每次做新项目都按这个走一遍：
这个流程看起来简单，但每一步都有细节。比如第 3 步计算模式，我建议用 Lumerical MODE 或 COMSOL 做全矢量仿真，不要偷懒用有效折射率法近似——尤其是脊形波导，近似误差能到 10% 以上。
💡 最后一个小建议：波导版图设计，永远要留有余量。工艺偏差、温度变化、材料不均匀……这些因素你不可能全部仿真到。我一般会在设计值上加 10%~20% 的余量，比如弯曲半径、波导宽度、刻蚀深度。多花一点面积，换回来的是一次流片成功的概率，值。