第三章 光电子芯片版图设计基础：版图设计流程、DRC与LVS

各位工程师朋友，大家好。这一章我们聊聊版图设计的基础。说白了，就是怎么把电路原理图变成一张能拿去流片的“图纸”。我见过太多新手，一上来就急着画，结果DRC报错几百条，LVS死活过不去。嗯，这章咱们就把这些坑提前填上。

3.1 版图设计流程：从原理图到GDSII

版图设计不是一蹴而就的。我个人习惯把它分成五个阶段。你想想看，盖房子也得先打地基，再砌墙，最后装修。光电子芯片也一样。

1. 前期准备：拿到工艺文件（PDK），确认设计规则。我建议你先花半天时间把PDK里的设计规则手册翻一遍，尤其是最小线宽、最小间距这些硬指标。
2. 布局规划：把光波导、调制器、探测器这些大模块摆好位置。这一步很关键，我曾经因为没规划好光路走向，导致后期绕线绕到崩溃。
3. 详细版图绘制：用EDA工具（比如Cadence Virtuoso）逐层绘制。注意，光电子芯片的版图比纯电芯片多了光波导层，这层对工艺偏差特别敏感。
4. 验证与修正：跑DRC和LVS。这一步是流片前的最后一道防线，千万别偷懒。
5. 数据导出：生成GDSII文件，提交给Foundry。

3.2 设计规则检查（DRC）

DRC是什么？说白了就是检查你的版图有没有违反Foundry的工艺限制。比如最小线宽是0.18μm，你画了个0.15μm的线，DRC就会报错。我在项目中遇到过最离谱的一次，是实习生把光波导的宽度画成了0.5μm，而工艺要求是0.45μm，结果DRC报了200多个错。

3.2.1 常见DRC规则类型

规则类型	说明	典型值（0.18μm工艺）
最小宽度	金属线、光波导的最小宽度	0.18μm
最小间距	同层图形之间的最小距离	0.18μm
最小包围	通孔（Via）被金属包围的最小尺寸	0.06μm
密度规则	每层图形的面积占比范围	20%~80%

3.2.2 DRC运行示例

在Cadence中，DRC通常通过Assura或Calibre工具运行。下面是一个典型的DRC命令脚本片段：

// Calibre DRC 规则文件示例
// 检查最小宽度
WIDTH M1 >= 0.18u
WIDTH WG >= 0.45u  // 光波导层

// 检查最小间距
SPACE M1 < 0.18u
SPACE WG < 0.45u

// 检查密度
DENSITY M1 > 0.2 AND < 0.8

你可能会问，为什么光波导的规则比金属线宽松？因为光波导的工艺偏差容忍度更低，太细了光就漏出去了。嗯，这里要注意，不同工艺节点的规则差异很大，千万别拿0.18μm的规则去套0.13μm的工艺。

3.3 版图与原理图一致性检查（LVS）

LVS检查的是你的版图是否和原理图“长”得一样。说白了，就是看版图里的晶体管、电阻、光波导连接关系，是不是和原理图完全一致。我曾经有一次，原理图里两个电阻是串联的，版图里不小心画成了并联，LVS报错后我才发现，差点就流片了。

3.3.1 LVS检查的核心内容

• 器件识别：版图里的每个器件（MOS管、光调制器、探测器）是否被正确识别。
• 节点连接：所有节点的连接关系是否与原理图一致。
• 参数匹配：器件的尺寸（如W/L、光波导长度）是否与原理图一致。

3.3.2 LVS运行流程

1. 从版图中提取网表（Extract Netlist）。
2. 从原理图中导出参考网表。
3. 对比两个网表，生成LVS报告。
4. 根据报告修正版图，直到LVS通过。

这里有个细节：光电子芯片的LVS比纯电芯片复杂，因为光波导没有“电学连接”，只有“光学连接”。所以LVS工具需要额外定义光学端口。我建议你在原理图中就把光端口标注清楚，比如用“OPT_IN”和“OPT_OUT”这样的标签。

3.4 DRC与LVS的常见问题及对策

问题类型	典型表现	我的对策
DRC密度超标	某层金属密度低于20%或高于80%	添加虚拟填充（Dummy Fill），注意不要影响光波导区域
LVS器件不匹配	版图识别出的器件数量与原理图不符	检查器件层次是否用对，比如光波导层是否误用了金属层
光波导连接错误	LVS报光学端口未连接	在版图中显式标注光学端口，并确保波导末端有终端器

好了，这一章的内容就到这里。记住，版图设计没有捷径，但可以少走弯路。多跑几次DRC和LVS，流片成功率就能高一大截。

---