1、信号完整性基础：什么是信号完整性？为什么高速PCB需要关注SI？上升时间与带宽的关系

各位工程师朋友，咱们今天聊聊信号完整性。说实话，我刚入行那会儿，觉得PCB设计嘛，把线连通就行了。直到有一次，一块板子跑起来，示波器上一看，波形简直没法看——过冲、振铃、塌陷，什么妖魔鬼怪都有。从那以后，我才真正开始重视信号完整性。

1.1 什么是信号完整性？

信号完整性，英文叫Signal Integrity，简称SI。说白了，就是信号从发送端到接收端，能不能保持它该有的样子。

你想想看，一个完美的方波信号，从芯片A传到芯片B。理想情况下，到了B端，波形应该跟A端一模一样。但现实呢？信号在传输过程中会变形、会延迟、会反射。如果变形太严重，接收端就可能误判——把1当成0，或者把0当成1。这就是信号完整性问题。

我习惯把信号完整性分成几个层面来看：

• 时序完整性——信号到达的时间对不对？
• 波形完整性——信号的形状好不好？
• 噪声完整性——信号被干扰了多少？

这三个方面，任何一个出问题，你的板子就可能跑不起来。

1.2 为什么高速PCB需要关注SI？

这个问题，很多新手会问：低速电路不也照样工作吗？为什么到了高速就要关注信号完整性？

嗯，这里有个关键点：高速不等于高频。你可能觉得，我的时钟才100MHz，不算高吧？但问题不在时钟频率，而在信号的上升时间。

我在项目中遇到过一块板子，时钟只有50MHz，但信号上升沿特别陡，只有几百皮秒。结果呢？走线长了点，反射严重，整个系统跑起来时好时坏。查了三天，最后发现是走线阻抗不匹配导致的。

为什么会这样？因为信号在传输线上，如果走线长度超过了信号上升沿对应长度的1/6，就必须当作传输线来处理。这时候，阻抗匹配、反射、串扰这些问题，一个都跑不掉。

所以，判断是否需要关注信号完整性，不是看时钟频率，而是看上升时间。上升时间越短，信号包含的高频分量越多，传输线效应越明显。

1.3 上升时间与带宽的关系

这个关系，是信号完整性里最基础、也最重要的公式之一。我建议你把它刻在脑子里：

带宽 ≈ 0.35 / 上升时间

其中：
- 带宽（Bandwidth）单位：GHz
- 上升时间（Rise Time）单位：ns

举个例子：一个信号的上升时间是1ns，那么它的带宽大约是350MHz。这意味着，这个信号包含了从直流到350MHz的频率分量。

你想想看，如果PCB的传输线在350MHz附近损耗很大，那信号的上升沿就会被拉长，波形就会变差。这就是为什么高速PCB要关注板材的介电损耗、铜箔粗糙度这些参数。

上升时间	等效带宽	典型应用
10 ns	35 MHz	传统TTL逻辑
1 ns	350 MHz	DDR3/DDR4
100 ps	3.5 GHz	DDR5/高速SerDes
35 ps	10 GHz	PCIe Gen5/6

这个公式还有个重要应用：确定示波器的带宽。我曾经犯过一个错误，用一台100MHz的示波器去测一个上升时间500ps的信号。结果测出来的上升时间全是示波器本身的响应，根本不是真实信号。后来才明白，示波器带宽至少要是信号带宽的3-5倍，才能准确测量上升时间。

1.4 我的实战建议

讲到这里，我想分享几点个人经验：

• 设计前先算带宽——拿到芯片手册，先看上升时间，算出信号带宽。这决定了你的PCB设计难度。
• 留有余量——我习惯把设计带宽取为信号带宽的1.5-2倍。比如信号带宽350MHz，我会按700MHz来设计走线和过孔。
• 仿真验证——别光靠经验。现在仿真工具很成熟，花半天时间跑个仿真，能省下后面几天的调试时间。

最后说一句：信号完整性不是玄学，是可以用数学和物理来描述的。掌握了这些基础，后面的阻抗控制、叠层设计，你就能理解为什么那么做了。

下一章，咱们聊聊传输线理论——信号到底是怎么在PCB走线上跑的。