2、传输线理论入门：传输线模型、特性阻抗的概念、反射与匹配
各位同学，咱们今天聊聊传输线理论。说实话，我刚入行那会儿，觉得这东西就是书本上的数学公式，跟实际画PCB没啥关系。直到有一次，我设计的一块高速板子，信号眼图惨不忍睹，折腾了两周才发现——就是没把传输线当回事。从那以后，我彻底服了。
好，咱们不绕弯子，直接进入正题。
2.1 什么是传输线？
简单说，传输线就是用来把信号从一头送到另一头的路径。在低频电路里，一根导线就是一根导线，你把它拉多长都行，信号不会出问题。但到了高频，事情就变了。
为什么会这样？因为信号频率高了，波长变短了。当导线长度跟信号波长可比拟时，这根导线就不能再看作一个“点”了，它变成了一个分布参数系统。说白了，每一小段导线都有电阻、电感、电容，甚至还有漏电导。这些参数是沿着导线连续分布的，不是集中在一个地方。
嗯，这里要注意：我们平时说的“走线”，在高速设计里，它就是一根传输线。
核心判断标准：当走线长度超过信号上升沿有效长度的1/6时，就必须按传输线来处理。这个经验值，我一直在用。
2.2 传输线的等效模型
咱们把一根传输线切成无数小段，每一段都可以用下面的模型来表示：
R/2 L/2 R/2 L/2
---/\/\/\--@@@@--...--/\/\/\--@@@@--
| |
=== C === C
| |
G G
| |
------------------------------------其中：
- R：单位长度串联电阻（导体损耗）
- L：单位长度串联电感
- C：单位长度并联电容
- G：单位长度并联电导（介质损耗）
这个模型叫“分布参数模型”。你想想看，信号沿着这条线传播时，每走一小段，都要给电容充放电，都要克服电感的阻碍，还要被电阻消耗掉一点能量。这就是传输线的基本物理图像。
我在项目中遇到过最典型的例子：一根10cm长的微带线，在1GHz时，它的电感和电容效应已经非常明显了。如果你还用低频思维去处理，信号反射、振铃、串扰全来了。
2.3 特性阻抗——传输线的灵魂
好，接下来是重点中的重点：特性阻抗。
特性阻抗的定义很简单：在传输线上，行波电压与行波电流的比值。公式是：
Z0 = √( (R + jωL) / (G + jωC) )对于无损耗传输线（高频下近似成立），R和G可以忽略，公式简化为：
Z0 = √( L / C )你看，特性阻抗只跟传输线的单位长度电感和电容有关，跟线长没关系。这是很多新手容易搞混的地方——特性阻抗不是用万用表量出来的直流电阻，它是交流特性。
我的经验：在PCB设计中，最常见的特性阻抗值是50Ω（单端）和100Ω（差分）。为什么是50Ω？因为它在功率容量和损耗之间取得了最佳平衡。这个值不是拍脑袋定的，是经过几十年工程实践验证的。
影响特性阻抗的因素有哪些？我列个表：
| 因素 | 变化趋势 | 对Z0的影响 |
|---|---|---|
| 线宽增加 | ↑ | Z0 ↓（电容增大） |
| 介质厚度增加 | ↑ | Z0 ↑（电容减小） |
| 介电常数增加 | ↑ | Z0 ↓（电容增大） |
| 铜厚增加 | ↑ | Z0 ↓（电感减小） |
记住这个表，你在叠层设计时，调整阻抗就靠这几个参数。
2.4 反射——信号完整性的头号杀手
信号在传输线上走得好好的，为什么会有反射？说白了，就是阻抗不连续。
想象一下：你开车在高速公路上跑，路面突然从柏油路变成了泥巴路，车轮肯定会颠一下。信号也一样，当它遇到阻抗变化的地方，一部分能量会继续往前走，另一部分会被反射回来。
反射系数Γ的公式：
Γ = (Z_load - Z0) / (Z_load + Z0)其中Z_load是负载阻抗，Z0是传输线特性阻抗。
三种极端情况：
- 开路（Z_load = ∞）：Γ = 1，信号全反射，电压加倍
- 短路（Z_load = 0）：Γ = -1，信号全反射，电压反相
- 匹配（Z_load = Z0）：Γ = 0，没有反射
我曾经调试过一个DDR3的板子，地址线总是有振铃。用示波器一量，发现反射波叠加在原始信号上，导致过冲超过了20%。查了半天，原来是走线经过一个过孔时，阻抗从50Ω跳到了70Ω。这就是典型的阻抗不连续引起的反射。
避坑指南：过孔、连接器、走线拐角、分支线——这些地方都是阻抗不连续的“重灾区”。我曾经因为一个90度直角走线，被反射问题折磨了三天。从那以后，我所有高速信号走线都坚持用45度角或圆弧。
2.5 阻抗匹配——解决问题的关键
既然反射是因为阻抗不匹配引起的，那解决方案就是——让它们匹配起来。
常用的匹配方式有三种：
- 源端串联匹配：在驱动端串一个电阻，让源端阻抗等于传输线特性阻抗。优点是功耗低，适合点对点连接。
- 终端并联匹配：在接收端对地接一个电阻，阻值等于Z0。优点是吸收反射彻底，但直流功耗大。
- AC终端匹配：在接收端串一个电容再接地，只匹配交流信号，不消耗直流。适合高频时钟信号。
实际项目中，我用的最多的是源端串联匹配。比如DDR信号的地址线，我习惯在靠近CPU的地方串一个22Ω或33Ω的电阻。为什么是这个值？因为CPU的输出阻抗一般在10-20Ω，加上22Ω后，总阻抗接近50Ω，就跟传输线匹配了。
匹配口诀：源端串，终端并，差分对里走平衡。源端匹配省功耗，终端匹配效果好。
2.6 传输线类型与PCB叠层的关系
在PCB中，常见的传输线结构有两种：
- 微带线（Microstrip）：走线在表层，参考层在下一层。优点是容易加工，缺点是容易辐射。
- 带状线（Stripline）：走线在内层，上下都有参考层。优点是屏蔽好，缺点是加工成本高。
我个人的习惯是：高速时钟信号走内层带状线，普通高速信号走表层微带线。这样既保证了关键信号的屏蔽，又控制了成本。
最后，送你一个实用的小工具——特性阻抗计算的经验公式（近似）：
微带线：Z0 ≈ 87 / √(εr+1.41) * ln(5.98h / (0.8w + t))
带状线：Z0 ≈ 60 / √εr * ln(4h / (0.67πw))其中h是介质厚度，w是线宽，t是铜厚，εr是介电常数。当然，现在都用仿真软件算了，但理解这些公式背后的物理意义，对你调试板子绝对有帮助。
好，传输线理论入门就讲到这里。下一节咱们聊叠层设计，到时候我会把今天讲的特性阻抗概念用上去。记住一句话：不懂传输线，就别做高速PCB。