第3章 PCB叠层结构基础

3、PCB叠层结构基础：芯板与半固化片、铜箔厚度、介电常数与损耗因子

各位工程师朋友，咱们今天聊聊叠层结构的基础。说白了，就是PCB的“骨架”和“血肉”。

很多人觉得叠层设计就是选个板材、定个厚度，没什么技术含量。但我告诉你，这里面的门道可不少。我刚开始做高速设计时，就吃过这个亏——选错了半固化片组合，结果阻抗跑偏，整板报废。嗯，从那以后，我对叠层结构就格外上心了。

先说说这两个最基础的材料。

芯板，也叫Core，是PCB的骨架。它是一块两面都覆铜的硬质板材。你可以把它想象成一块“夹心饼干”——中间是绝缘材料，上下是铜箔。芯板是刚性结构，决定了PCB的机械强度。

半固化片，也叫Prepreg，是PCB的“胶水”。它是一层半固化的玻璃纤维布，浸渍了树脂。在压合过程中，它会熔化、流动、再固化，把芯板和铜箔粘在一起。

我个人的习惯是，在设计叠层时，先确定芯板的厚度，再用半固化片来“填空”。为什么？因为芯板的厚度公差更小，介电常数更稳定。你想想看，阻抗控制最怕的就是材料参数波动。

关键区别：

这里有个避坑指南：我曾经遇到过一个项目，为了省钱，用了很薄的半固化片做多层板。结果压合后，树脂流动不均匀，导致局部厚度偏差，阻抗直接失控。所以，我建议半固化片的厚度不要低于0.1mm，尤其是高速信号层之间。

铜箔厚度，这个参数看似简单，其实影响很大。

常见的铜箔厚度有：0.5oz（约18μm）、1oz（约35μm）、2oz（约70μm）。

你可能会问：“我该选多厚的铜箔？”

这取决于你的需求：

信号层：一般用0.5oz或1oz。太厚的铜箔会导致蚀刻精度下降，线宽控制困难。我做过一个10Gbps的设计，信号层用了0.5oz铜箔，配合精细线宽，效果很好。
电源层：建议用1oz或2oz。厚铜箔能降低直流电阻，减少压降。尤其是大电流的电源层，2oz是标配。
地层：1oz足够。地层主要提供回流路径和屏蔽，不需要太厚。

铜箔规格	厚度（μm）	典型应用	注意事项
0.5oz	~18	高速信号层	蚀刻精度高，但载流能力弱
1oz	~35	信号层、地层	最常用，平衡性好
2oz	~70	电源层、大电流	载流强，但线宽控制难

我的经验：如果你做的是高速数字电路，信号层尽量用0.5oz。别小看这十几微米的差别，它直接影响到你的阻抗控制精度。我在一个DDR4项目中，就因为用了1oz铜箔，导致阻抗偏差了5%，后来不得不重新调整线宽。

介电常数，简称Dk或εr。它决定了信号在PCB中的传播速度。

公式很简单：

v = c / √εr

其中c是光速，εr是介电常数。

也就是说，介电常数越大，信号传播越慢。FR4的介电常数一般在4.2-4.8之间，而高频板材如Rogers 4350B，介电常数在3.48左右。

为什么会这样？因为介电常数反映了材料储存电场能量的能力。能量储存得越多，信号“跑”得就越慢。

我个人习惯是，在叠层设计时，先确认板材的介电常数。因为它是阻抗计算的基础。你想想看，如果介电常数都不准，那算出来的阻抗还有什么意义？

注意：介电常数不是固定值！它会随频率变化。FR4在1GHz时可能是4.5，到了10GHz可能就降到4.0了。所以，做高速设计时，一定要用板材供应商提供的“频率-介电常数”曲线。

损耗因子，也叫Df或tanδ。它衡量的是材料对信号的损耗程度。

损耗因子越大，信号衰减越严重。FR4的损耗因子一般在0.02左右，而高频板材可以低到0.001。

你可能会问：“损耗因子到底影响什么？”

影响大了去了！它直接决定了你的信号能传多远、能跑多快。

举个例子：我做过一个25Gbps的背板设计，用了普通的FR4板材。结果信号传输距离超过30cm后，眼图就完全闭合了。后来换成了低损耗的Megtron 6，损耗因子只有0.002，信号传输距离翻了一倍。

所以，选择板材时，一定要关注损耗因子：

总结一下：

芯板是骨架，半固化片是胶水。铜箔厚度影响电流和阻抗。介电常数决定信号速度。损耗因子决定信号衰减。

这四个参数，是叠层设计的基石。你掌握了它们，就掌握了PCB设计的“内功心法”。

嗯，今天就先聊到这里。下一章，我会讲讲如何根据这些参数，实际设计一个叠层结构。到时候，我会拿一个真实的项目案例来拆解，保证让你看得过瘾。