第4章常见叠层结构分析

4、常见叠层结构分析：4层板、6层板、8层板、10层板典型叠层方案

叠层结构这东西，说白了就是PCB的骨架。骨架搭不好，后面布线再漂亮也白搭。我这些年经手过的板子少说也有上百种，从最简单的4层板到复杂的10层板，每种叠层都有它的脾气。今天咱们就一个一个掰扯清楚。

4层板是高速设计里最常见的。成本低，性能也够用。我刚开始做高速板时，总觉得4层板太简单，后来吃过亏才明白——越简单的东西越容易翻车。

典型的4层板叠层是这样的：

嗯，这里要注意。L2和L3之间的介质厚度，直接决定了你的阻抗控制精度。我一般建议控制在4-5mil之间。太薄了，阻抗容易偏低；太厚了，层间耦合变差。

关键点：4层板的核心思路是「信号-地-电源-信号」。地平面和电源平面紧耦合，形成天然的退耦电容。这个结构对10Gbps以下的信号完全够用。

我的经验：有一次做DDR3的4层板，客户非要省成本把地平面厚度减到0.5oz。结果信号完整性一塌糊涂。后来我坚持用1oz铜厚，问题全解决了。你想想看，铜厚不够，回流路径的阻抗就大，噪声自然就来了。

6层板比4层板多了一个信号层和一个地平面。别小看这一层，它能让你把高速信号和低速信号彻底分开。

我常用的6层板叠层方案：

为什么L3要放低速信号？说白了就是怕串扰。高速信号在L1和L6，中间夹着两个地平面，隔离效果非常好。我曾经在一个项目中，把时钟线和I2C线放在同一层，结果时钟的谐波直接串到I2C上，导致设备偶尔掉线。后来把I2C挪到L3，问题再没出现过。

注意：6层板最容易犯的错误是电源层分割太碎。你想想看，一个电源层被切成七八块，回流路径就断了。我建议电源种类超过4种时，考虑用8层板。

8层板是我个人最喜欢的叠层结构。为什么？因为它能同时满足信号完整性、电源完整性和EMC的要求。说白了，就是「既要又要还要」都能做到。

典型的8层板叠层：

L1: 高速信号（顶层）
L2: 地平面（GND）
L3: 高速信号（内层）
L4: 地平面（GND）
L5: 电源层（PWR）
L6: 低速信号
L7: 地平面（GND）
L8: 高速信号（底层）

这个结构的好处是：每两个信号层之间都夹着一个地平面。信号的回流路径非常短，环路面积小，EMC自然就好。我记得有个项目要做25Gbps的SerDes，板子空间又有限，只能用8层。当时我咬咬牙用了这个叠层，结果一次通过测试。

核心思路：8层板的关键是「信号-地-信号-地-电源-信号-地-信号」。地平面和电源平面在中间层紧耦合，形成低阻抗的电源分配网络（PDN）。

避坑指南：我曾经遇到过一个问题——L3和L6的信号层走线方向相同，结果层间串扰严重。后来我强制要求L3走水平方向，L6走垂直方向，串扰直接降了15dB。这个经验后来成了我们团队的设计规范。

10层板一般用在什么场景？FPGA+多路高速ADC/DAC、交换机背板、或者服务器主板。说白了，就是信号种类多、速率高、密度大的场合。

我推荐的10层板叠层：

为什么10层板要放这么多地平面？原因很简单——每多一个地平面，回流路径的阻抗就降低一半。对于10Gbps以上的信号，地平面的数量直接决定了信号质量。

关键数据：10层板的PDN阻抗可以做到1mΩ以下，而4层板通常在10mΩ左右。这个差距在高速系统中是致命的。

注意：10层板的层压工艺要求高，成本也高。我见过有人为了省钱，把10层板改成8层板，结果信号质量差到没法用。我的建议是——如果仿真结果显示需要10层，就别犹豫。省下的钱不够修一次bug的。

说了这么多，到底怎么选？我总结了几条经验：

我的习惯：每次做叠层设计前，我都会先问自己三个问题：最高信号速率是多少？有多少种电源？板子尺寸有多大？这三个问题问完，叠层方案基本就定了。你也不妨试试看。

嗯，叠层结构这块就聊到这儿。下一章咱们讲讲阻抗控制的具体计算方法，到时候我会拿几个实际案例出来，手把手教你怎么算线宽和间距。